2024年先进封装设备行业专题报告：设备厂商迎来新机遇

一、先进封装市场空间广阔

先进封装：高效集成，降低成本

先进封装一般指将不同系统集成到同一封装内以实现更高效系统效率的封装技术，是对应于先进晶圆制程而衍生出来的概念， 换言之，只要该封装技术能够实现芯片整体性能（包括传输速度、运算速度等）的提升，就可以视为是先进封装。 通过先进封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本。先进封装在提高芯片集成度、缩短芯片距 离、加快芯片间电气连接速度以及性能优化的过程中扮演了更重要角色。正成为助力系统性能持续提升的重要保障，并满足“轻、 薄、短、小”和系统集成化的需求。 摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，迫切需要别开蹊径推动技术进步。据IBS统计，在达到28nm制程节 点以后，如果继续缩小制程节点，每百万门晶体管的制造成本不降反升。 先进封装处于晶圆制造（“前道”）和芯片封测（“后道”）之间，被称为“中道”，包括重布线（RDL）、凸块制作（Bumping）及 硅通孔（TSV）等工艺技术，涉及与晶圆制造相似的光刻、显影、刻蚀、剥离等工序步骤。

先进封装下游应用场景催化

随着5G、物联网、高性能运算、智能驾驶、AR/VR等前沿技术的飞速发展，对高端芯片的需求呈现出持续增长的态势。这些高 端芯片的大量应用都依赖于先进封装技术，在此背景下先进封装的成长性显著优于传统封装，先进封装在整个半导体封测市场 中的比重将持续上升。 长远来看，随着终端应用的不断升级以及对芯片封装性能要求的提升，先进封装在AI、HPC、数据中心、CIS、MEMS传感器 等领域也将迎来广阔的增量空间。

中国大陆厂商积极布局先进封装

2022年3月，由英特尔、AMD、台积电等国际厂商牵头的UCIe联盟成立，其定义了封装内Chiplet之间的互连，以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统，目前已经 有多家本土厂商加入（如长电科技、芯原股份等），通过与国际先进厂商合作，将有助于本土厂商技术提升和产品迭代。同时，华为等国内领先技术公司也都在布局Chiplet先进封装 技术。

二、先进封装的平台化技术

先进封装技术与产品发展相辅相成

先进封装的技术与产品设计是相辅相成的，通用型技术进步推动产品发展。先进封装以缩小尺寸、系统性集成、提高I/O数量、提高散 热性能为发展主轴，可以包括单芯片和多芯片，倒装封装以及晶圆级封装被广为使用，再搭配互连技术（TSV， Bump等）的技术能力提 升，进一步提升系统的集成度，内外部封装可以搭配组合成不同的高性能封装产品。

先进封装重点技术--凸点（bumping）

Bumping工艺又称凸点工艺（倒装第二步），是WLP（晶圆级封装工艺）过程的关键 工序。晶圆凸点对于倒装芯片或板级半导体封装至关重要。凸块是一种先进的晶圆级 工艺技术，在将晶圆切割成单个芯片之前，在晶圆上以整个晶圆的形式形成由焊料制 成的“凸块”或“球”。这些“凸块”可以由共晶、无铅、高铅材料或晶圆上的铜柱 组成，是将芯片和基板互连在一起形成单个封装的基本互连组件。这些凸块不仅提供 芯片和基板之间的连接路径，而且在倒装芯片封装的电气、机械和热性能方面发挥着 重要作用。

键合方式

芯片键合技术在半导体制造中占有重要的地位，它 为组件间提供了一个可靠的电气和机械连接，使得 集成电路能够与其它系统部分进行通信。键合形式主要分为引线键合和凸点键合，键合使用 时间可以分为永久键合和临时键合，从界面材料可 分为带中间层的胶键合，共晶键合，金属热压键， 无中间层的熔融键合和阳极键合等。

先进封装重点技术--重布线层（RDL）

RDL（ReDistributionLayer）重布线层，起着XY平面电气延伸和互联的作用。在芯片设计和制造时，IOPad一般分布在芯片的边沿或者四周： IOpad是一个芯片管脚处理模块，即可以将芯片管脚的信号经过处理送给芯片内部，又可以将芯片内部输出的信号经过处理送到芯片管脚。这对 于BondWire工艺来说很方便，但对于FlipChip就比较困难了。因此，RDL就尤为关键：在晶元表面沉积金属层和相应的介质层，并形成金属布线， 对IO端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布。

先进封装重点技术--晶圆级封装（扇入扇出型封装）

扇出型（Fan-Out）封装，扇入型（Fan-In）封装。扇入型（Fan-In）封装工艺流程大致描述为，整片晶圆芯片进行封装测试，之后再切割成单 颗芯片，封装尺寸与芯片尺寸大小相同。扇出型封装一般是指，晶圆级/面板级封装情境下，封装面积与die不一样，且不需要基板的封装，例如 FOWLP/FOPLP。随着I/O数量的增加，芯片尺寸无法容纳所有I/O时，扇出型封装由此衍生而来。扇出型封装基于重组技术，芯片被切割完毕后， 将芯片重新嵌埋到重组载板（8寸，12寸wafercarrier或者600mmX580mm等大尺寸面板），按照与扇入型封装工艺类似的步骤进行封装测试， 然后将重组载板切割为单颗芯片，芯片外的区域为Fan-Out区域，允许将球放在芯片区域外。

扇入型封装和扇出型封装区别两者最大的差异为RDL布线，扇入和扇出是指凸点Bump是否超出了裸片Die的面积在扇入型封装中，RDL向内布 线，而在扇出型封装中，RDL既可向内又可向外布线，所以扇出型封装可以实现更多的I/O。

三、典型先进封装产品

5D封装产品--CoWoS

2.5DIC集成技术通过将逻辑计算（Logic）和HBM(HighBandwidthMemory,高带宽内存芯片)安装在硅中介层上，然后直接放置在封装基板上来集成逻 辑计算和HBM芯片。TSV/RDL中介层适用于极细间距、高I/O、高性能和高密度半导体IC应用。

逻辑和HBM首先并排键合在硅中介层上，形成晶圆上芯片(CoW)，在器件之间具有细间距和高密度互连布线。每个HBM均由带有微凸块的DRAM和 带有直通TSV的逻辑基座组成。硅通孔(TSV)是支持2.5D和3D高级封装的功能。TSV是电气连接路径，是穿过硅晶圆或芯片的短垂直柱，可实现更小 的封装尺寸和更密集的互连，通过缩短电气传输距离来提高电气性能，并实现HBM等产品中使用的多个芯片的堆叠。最后，在封装基板上完成具有 较大凸块的TSV中介层的组装。

3D封装产品--HBM

HBM（高带宽内存）是一种具有极高带宽（数据传输速率）的 DRAM。连接存储器和处理器并交换信号的输入/输出电路（IO： Input/Output）称为总线。每秒通过该总线的数据信号数量称为带宽， 带宽值越大，数据处理速度越快。带宽由一根信号线的传输速度 x 总线数量决定。

HBM之所以能够实现高传输速度和大量总线，得益于其采用TSV （硅通孔）和垂直存储器堆叠的高密度布线。与传统的引线键合连 接相比，它可以实现更高的布线密度和更短的布线距离，减少信号 传播延迟并实现更高的工作频率。此外，利用三维结构，在存储器 芯片下方放置并连接逻辑层，可以控制存储器操作并提高数据传输 的效率。HBM并不存在于单一封装中，而是以与主机处理器结合的 多芯片封装的形式存在。

四、先进封装设备梳理

封装设备增速上行，国产化率有望进一步提升

资本开支上行+先进封装，封装设备增速上行。SEMI 预测 2023 年半导体封装设备销售额预计下降 31% 至 40 亿美元， 后续随 着资本开支和先进封装的推进，2024 /2025封装设备销售额将增长 24%/20%，达到2025年的60亿美元。 封装设备国产化率有待进一步提升，先进封装是一大契机。据中国国际招标网数据统计，封测设备国产化率整体上不超过5%，低 于制程设备整体上10%-15%的国产化率。随着先进封装的不断推进，将带动原本封装设备和新增前道设备在封装环节的国产化推 进。

新增中前道设备——光刻机

在先进封装中，光刻机主要应用于：倒装（FlipChip，FC）的凸块制作、重分布层(RDL)、2.5D/3D封装的TSV、以及铜柱(CopperPillar)等。与在前道制造中 用于器件成型不同，在先进封装中主要用做金属电极接触。此外，先进封装引入湿制程基本都会使用到光刻机。TSV打孔实现堆叠芯片之间的垂直互联互通， 钻孔就需要光刻与刻蚀的配合完成；倒装Bump上，实现在芯片特定位置上电镀上凸点，也需要光刻把bump 球的位置打出来；在RDL图形转移和再连接，是 通过掩模版，然后光刻机曝光将图形打到芯片面。 

原有后道设备——固晶机

固晶机（Diebonder），也称贴片机，是封测的芯片贴装 （Dieattach）环节中最关键、最核心的设备。将芯片从已经切割 好的晶圆（Wafer）上抓取下来，并安置在基板对应的Dieflag上， 利用银胶（Epoxy）把芯片和基板粘接起来。贴片机可高速、高 精度地贴放元器件，并实现定位、对准、倒装、连续贴装等关键 步骤。

报告节选：

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）