2023年半导体行业专题报告 刻蚀关键工艺介绍

心观点：

刻蚀概览： 刻蚀是半导体器件制造中选择性地移除沉积层特定部分的工艺。在半导体器件的整个制造过程中，刻蚀步 骤多达上百个，是半导体制造中最常用的工艺之一。 刻蚀工艺可分为干法刻蚀和湿法刻蚀。目前应用主要以干法刻蚀为主，市场占比90%以上。湿法刻蚀在小 尺寸及复杂结构应用中具有局限性，目前主要用于干法刻蚀后残留物的清洗。 根据作用原理，干法刻蚀可分为物理刻蚀（离子铣刻蚀）和化学刻蚀（等离子刻蚀）。 根据被刻蚀的材料类型，干法刻蚀则可分为金属刻蚀、介质刻蚀与硅刻蚀，介质刻蚀、硅刻蚀广泛应用于 逻辑、存储器等芯片制造中，合计占九成以上市场规模。

刻蚀关键工艺：大马士革&极高深宽比。新电子材料的集成和加工器件尺寸的不断缩小为刻蚀设备带来了新的技术挑战，同时对性能的要求（刻蚀 均匀性、稳定性和可靠性）越来越高。分别从逻辑器件和存储器件的技术演进路线看刻蚀工艺应用：在28纳米及以下的逻辑器件生产工艺中，一体化大马士革刻蚀工艺，需要一次完成通孔和沟槽的刻蚀，是 技术要求最高、市场占有率最大的刻蚀工艺之一。

存储器件2D到3D的结构转变使等离子体刻蚀成为最关键的加工步骤。在存储器件中，极高深宽比刻蚀是 最为困难和关键的工艺，是在多种膜结构上，刻蚀出极高深宽比（>40:1）的深孔/深槽。刻蚀设备市场情况：微缩化+3D化，推动刻蚀用量增加；根据Gartner统计，2022年全球刻蚀设备占晶圆制造设备价值量约 22%，约230亿美元市场规模。刻蚀设备呈现日美厂商头部集中、中国厂商崛起的竞争格局。

刻蚀概览

刻蚀工艺：90%以上为干法刻蚀

刻蚀是利用化学或者物理的方法将晶圆表面附着的不必要的材质进行去除的过程。刻蚀工艺 可分为干法刻蚀和湿法刻蚀。目前应用主要以干法刻蚀为主，市场占比90%以上。湿法刻蚀 在小尺寸及复杂结构应用中具有局限性，目前主要用于干法刻蚀后残留物的清洗。 湿法刻蚀可分为化学刻蚀和电解刻蚀。 根据作用原理，干法刻蚀可分为物理刻蚀(离子铣刻蚀)和化学刻蚀(等离子刻蚀)。 根据被刻蚀的材料类型，干法刻蚀则可分为金属刻蚀、介质刻蚀与硅刻蚀。

刻蚀工艺对比：湿法刻蚀VS物理刻蚀VS化学刻蚀

目前应用中，湿法刻蚀和物理刻蚀主要用于清洗。纯化学刻蚀用于光刻胶等介质材料的去除。 器件主要部分的刻蚀主要采用物理化学混合的反应离子刻蚀，其中又以等离子体干法刻蚀为 主导。

干法刻蚀：介质刻蚀VS硅刻蚀VS金属刻蚀

按照被刻蚀材料，干法刻蚀可以分为介质刻蚀、 硅刻蚀和金属刻蚀。 介质刻蚀、硅刻蚀广泛应用于逻辑、存储器等芯 片制造中，合计占九成以上市场规模。 金属刻蚀主要是互连线及多层金属布线的刻蚀， 但随着180nm节点开始，铜互连技术逐步取代铝 互连，金属刻蚀应用规模快速下降，目前仅占比 3%左右。

逻辑器件：大马士革刻蚀工艺

大马士革工艺一般指的是铜的大马士革镶嵌工艺（Cu Damascene plating），镶嵌 （damascene）一词衍生自古代Damascus（大马士革）工匠的嵌刻技术，故亦称为大马士 革镶嵌技术。此外还有双大马士革工艺（Dual Damascene），都是应用在集成电路互联线 路的BEOL制程中。

逻辑器件：双大马士革刻蚀工艺

硅介质表面的阻挡层（barrier layer）一般是TaN，主要起两个作用，一是避免铜扩散到介 质层中而引起器件失效；二是可以更好地粘附铜层。 进一步发展出dual Damascene工艺，这里的dual是指同时形成通孔（via）和金属（metal） 两层。Dual Damascene还可进一步细分，包括trench first、via first和self-aligned三类。

逻辑器件互联线路的BEOL制程技术路线图

在28纳米及以下的逻辑器件生产工艺中，一体化大马士革刻蚀工艺，需要一次完成通孔和沟 槽的刻蚀，是技术要求最高、市场占有率最大的刻蚀工艺之一。

刻蚀设备：14纳米以下晶圆制造关键设备之一

先进制程以多重模板工艺为依托从而实现更小微观尺寸，凸显刻蚀设备重要性。 随着集成电路芯片制造工艺的进步，线宽关键尺寸不断缩小、芯片结构3D化，晶圆制造向7 纳米、5纳米以及更先进的工艺发展。由于目前先进工艺芯片加工使用的光刻机受到波长限 制，14纳米及以下的逻辑器件微观结构的加工多通过等离子体刻蚀和薄膜沉积的工艺组合 ——多重模板工艺来实现，使得刻蚀等相关设备的加工步骤增多。

刻蚀设备：微缩化+3D化，推动刻蚀用量增加

随着工艺制程升级，刻蚀机用量也将持续攀升。14nm制程所需刻蚀步骤为65次，7nm制程 所需刻蚀步骤高达140次，5nm制程所需刻蚀步骤进一步提升至160次。 NAND闪存进入3D、4D时代，采用缩小单层上线宽和增加堆叠层数的方法来增加集成度， 要求刻蚀技术实现更高的深宽比。刻蚀技术需要在氧化硅和氮化硅一对的叠层结构上，加 工40:1到60:1的极深孔或极深的沟槽。目前，3D 96层与128层闪存均已进入量产阶段。从 2D NAND过渡到3D NAND，刻蚀设备的投资占比显著提升，从20%提高至50%。

刻蚀设备：2022年全球刻蚀设备共计约230亿美元市场规模

集成电路设备包括晶圆制造设备、封装设备和测试设备等，晶圆制造设备的市场规模约占集 成电路设备整体市场规模的约80%。 晶圆制造设备可以分为刻蚀、薄膜沉积、光刻、检测、 离子掺杂等品类，其中刻蚀设备、薄膜沉积、光刻设备设备是集成电路前道生产工艺中最重 要的三类设备。根据Gartner统计，2022年全球刻蚀设备、薄膜沉积和光刻设备分别占晶圆制造设备价值量 约22%、22%和17%，2022年全球刻蚀设备共计约230亿美元市场规模。

刻蚀设备竞争格局：日美厂商头部集中，中国厂商崛起

全球市场行业集中度高，技术壁垒显著。全球刻蚀机市场长期一直被泛林半导体、东京电 子、应用材料三大巨头占据，2019年合计市场占比约90%，行业集中度高。2019年，细分 介质刻蚀机市场中，东京电子处于领先地位，市占率达到52%，国内中微公司市占率也已 达到3%。 国内刻蚀机市场，国产厂商表现亮眼。泛林半导体依旧在国内刻蚀机市场中保持领先地位 ，2019年市占率52%；而国产厂商中，中微公司已占据20%市场份额，排名第二，北方华 创则占据6%市场份额；中微领军国内介质刻蚀，北方华创则领军国内硅刻蚀。

刻蚀设备重点企业分析

北方华创：领军硅刻蚀

根据公司2022年年报，刻蚀装备方面，面向12吋逻辑、存储、功率、先进封装等客户，公司已完成数百 道工艺的量产验证，ICP刻蚀产品出货累计超过2000腔； 采用高密度、低损伤设计的12吋等离子去胶机已在多家客户完成工艺验证并量产； 金属刻蚀设备凭借稳定的量产性能成为国内主流客户的优选机台；迭代升级的高深宽比TSV刻蚀设备，以其优异的性能通过客户端工艺验证，支撑Chiplet工艺应用；应用于提升芯片良率的12吋CCP晶边刻蚀机已进入多家生产线验证；精准针对客户需求，发布了双频耦合CCP介质刻蚀机，实现了在硅刻蚀、金属刻蚀、介质刻蚀工艺的全覆盖。面向6/8吋兼容的多晶硅刻蚀、 金属刻蚀、介质刻蚀和SiC、GaN等化合物刻蚀设备系列，为各类半导体 器件提供刻蚀工艺全面解决方案。

中微公司：领军介质刻蚀

根据公司2022年年报，公司2022年共生产付运475个CCP刻蚀反应腔，同比增长59.40%。 在先进逻辑器件方面，公司的双反应台刻蚀机不断完善设备性能，在国际最先进的5纳米芯片生产线及下 一代更先进的生产线上均实现了多次批量销售。在存储器件方面，公司的刻蚀设备不仅在3D NAND的生 产线被广泛应用，还成功的通过了多个动态存储器的工艺验证，并取得了重复订单。 公司的ICP刻蚀设备在超过20个客户的逻辑、DRAM和3D NAND等器件的生产线上进行超过100多个ICP 刻蚀工艺的量产，并持续扩展到更多刻蚀应用的验证。截止2022年底，Primo Nanova®系列产品在客户 端安装腔体数已达到297台。

公司在现有产品的基础上，分别针对逻辑器件的一体化 大马士革刻蚀工艺和存储器件的极高深宽比刻蚀技术进 行技术攻关，并取得良好进展。 公司针对一体化大马士革刻蚀工艺，开发了可调节电极 间距的刻蚀机，在刻蚀过程中，反应腔的极板间距可动 态调节，以同时满足通孔和沟槽刻蚀的不同工艺要求。 公司自主开发了极高深比刻蚀机，该设备用400KHz取代 2MHz作为偏压射频源，以获得更高的离子入射能量和准 直性，使得深孔及深槽刻蚀关键尺寸的大小符合规格。

屹唐股份：积极布局干法刻蚀

根据Gartner统计数据，在干法刻蚀领域，公司2020年凭借0.1%的市场占有率位居全球第 十，而前三大厂商泛林半导体、东京电子及应用材料合计占有全球干法刻蚀设备领域 90.24%的市场份额。公司的干法刻蚀设备主要可用于65纳米到5纳米逻辑芯片、1y到2x纳 米系列DRAM芯片以及32层到128层3D闪存芯片制造中若干关键步骤的大规模量产。 新型半导体刻蚀设备的技术研发：公司计划开发出国际领先的新型等离子体刻蚀设备，用 于先进芯片制造中的关键工艺应用，主要研究内容包括开发新的先进等离子体源技术和先 进刻蚀反应腔设计，实现更广的工艺窗口、灵活的温度控制、精准的刻蚀速率控制、更好 的选择比和更高深宽比的刻蚀。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）