2025年澜起科技研究报告：内存接口和SerDes双轮驱动成长

一、澜起科技：全球领先的互连芯片龙头

（一）业务布局：基于两大技术平台扩展产品矩阵

澜起科技成立于2004年，核心产品内存接口芯片广泛应用于各类服务器，终端客户 涵盖众多知名互联网企业及服务器厂商，处于全球领先地位。2019年7月，公司于科 创板上市。 围绕服务器芯片需求，公司持续拓展业务布局。自成立之初起，公司就围绕服务器 内存模组内存接口芯片克服技术难题和生态难关，推出了覆盖DDR2-DDR5世代的 多款市场主流产品。2016年，公司与Intel及清华大学合作，启动津逮服务器平台业 务线的研发，并于2018年底成功推出第一代津逮服务器平台产品，随后又持续推出 了第二、三代平台。2019年，公司针对AI计算在大数据吞吐下推理应用场景中存在 的CPU带宽、性能瓶颈及GPU内存容量瓶颈等问题，启动了AI芯片产品的研发。近 年来，针对服务器高性能计算、高带宽、CXL协议以及PC端配备内存接口芯片的技 术趋势，公司进一步拓展出MRCD/MDB、MXC、CKD等新产品线。

澜起科技：基于两大技术平台扩展产品矩阵。 内存接口技术平台：成功应用于DDR5 RDIMM最新子代RCD芯片、CKD芯片， MRCD/MDB芯片，以及时钟芯片。 SerDes技术平台：攻克数据速率为64GT/s的SerDes IP，成功应用于PCle 6.x/CXL 3.x Retimer，有望布局PCIe Switch。

（二）财务分析：公司业绩稳步提升，重视研发实力强劲

DDR5升级驱动公司业绩稳步提升。公司在全球内存接口芯片行业占有重要地位，受 益于DDR内存模组行业的代际更新，公司不断进行技术迭代与产品创新，取得了良 好成效。2024年，公司全年实现营收36.39亿元，YoY+59.20%；归母净利润14.12亿 元，YoY+213.10%。2025Q1公司实现营收约12.22亿元，YoY+65.78%；归母净利 润约5.25亿元，YoY+135.14%；扣非归母净利润5.03亿元，YoY+128.83%。主要原 因包括：（1）受益于AI产业趋势，行业需求旺盛，DDR5渗透率持续提升，DDR5内 存接口及模组配套芯片出货量显著增长，且第二子代和第三子代RCD芯片出货占比 增加，推动公司内存接口及模组配套芯片销售收入大幅增长；（2）公司三款高性能 运力芯片（PCIe Retimer、MRCD/MDB及CKD）合计收入1.35亿元，YoY+155%； （3）随着DDR5内存接口芯片及高性能运力芯片销售收入占比增加，公司互连类芯 片产品线毛利率进一步提升。

坚持研发创新，高度重视技术研发与人才培养。自公司创立以来，为保障技术创新 的可持续性与核心产品的领先性，公司不断加大研发投入以提升行业竞争力，目前 在研项目3个，均已取得一定阶段性成果，且为国际或行业领先水平。2017-2024年， 公司研发费用逐年提升。2024年，公司研发支出达7.63亿元，2025年Q1研发支出达 1.53亿元。截至2024年年报，研发人员数量达536人，占比超70%，硕士及以上学历 占比约63%。

二、内存接口芯片技术平台：行业领先，不断巩固细分市 场优势

（一）服务器景气度较好，带动 DDR5 渗透率不断提高

1.行业简介：内存接口芯片壁垒较高

内存接口芯片是内存模组不可或缺的核心器件，主要分为寄存缓冲器和数据缓冲器。 随着服务器CPU对内存模组日益增长的高性能及大容量需求，内存数据的访问速度 及稳定性需要得到保障，因此，内存接口芯片是服务器CPU存取内存数据的必由通 路。现阶段，DDR4/5内存接口芯片按功能主要可分为两类：（1）用来缓冲来自内存 控制器的地址、命令、控制信号的寄存缓冲器(RCD)；（2）用来缓冲来自内存控制器 或内存颗粒的数据信号的数据缓冲器(DB)。 内存接口芯片行业的高门槛主要在于：（1）高技术壁垒。作为整个服务器功耗最大 的器件之一，内存接口芯片对服务器乃至整个数据中心的能耗大小举足轻重。但低 功耗芯片设计的技术门槛较高，因此全球范围内参与此类产品研发的IC设计公司凤 毛麟角；（2）高准入壁垒。内存接口芯片需与内存颗粒及内存模组进行配套，并通 过服务器CPU、内存和OEM厂商关于功能和性能（如稳定性、运行速度和功耗等） 的全方位严格认证，才能进入大规模商用。澜起科技凭借深厚的技术与行业积累成 为全球三家主要内存接口芯片厂商之一，内存接口芯片已成功进入国际主流内存、 服务器和云计算领域，并占据重要的市场份额。

2.市场规模：DDR5时代内存接口芯片量价齐升

服务器DDR5内存接口量价齐升，PC贡献增量市场。DDR5内存接口芯片的市场规模 =服务器端市场规模（服务器内存条数量×单个内存模组中接口芯片的价值量）+新增 的PC端市场规模（PC内存条数量×单个内存模组中配套芯片或内存接口芯片的价值量）。服务器市场，量增逻辑：根据JEDEC的定义，在DDR5 世代，服务器内存模 组需要 新增搭配1颗串行检测芯片（SPD）、1颗电源管理芯片（PMIC）及2颗温度 传感器（TS）。价增逻辑：性能更优的世代与子代升级，寄存时钟驱动器（RCD） 和数据缓冲器（DB）的ASP会一定程度提升。

内存接口芯片行业的市场空间主要可以分为服务器市场和PC/NB市场： 服务器内存接口芯片市场规模=服务器出货量×单服务器CPU用量×单CPU对应的内 存条数量×内存接口芯片ASP。 PC/NB内存接口芯片市场规模=PC/NB出货量×单PC/NB对应的内存条数量×配套芯 片或内存接口芯片ASP。

3.竞争格局：三分天下，澜起科技有领先优势

现有玩家继续瓜分市场，DDR5时代寡头竞争格局有望进一步强化。基于上述对服务 器市场和PC市场的量价分析，可以看到，整个DDR5时代，市场空间大幅增长。而 整个内存接口行业芯片由于多重认证和技术难度构建起来了认证和技术壁垒，因此 预计还是三大内存接口芯片厂商（澜起科技、瑞萨、Rambus）共享市场。

公司牵头制定行业标准，多名成员在JEDEC任职并参与行业标准制定。公司多名成 员在国际行业标准组织JEDEC中担任要职，并入选JEDEC董事会。作为中国唯一一 家入选JEDEC的芯片公司，公司深度参与标准制定。公司发明的DDR4全缓冲“1+9” 架构被JEDEC采纳，并在DDR5世代演化为“1+10”架构，继续作为LRDIMM的国际标 准。公司牵头制定DDR5 RCD、MDB及CKD芯片的国际标准并完成研发。

4.渗透节奏：Intel 服务器DDR5 CPU发布，DDR5渗透率逐渐提升

升级节奏方面，主流服务器CPU发布是DDR5渗透关键节点。内存接口芯片是服务 器CPU存取内存数据的必由通路，需要与CPU、各种内存颗粒和内存模组配套发挥 效用。CPU、内存和内存接口芯片需要相互配合形成计算生态，产业链相关厂商组 成的JEDEC协会通过制定标准推动产业的发展，DDR5是JEDEC定义的新一代内存 技术规格。2020年10月后，国际内存大厂相继发布DDR5内存模组（内存+内存接口 芯片）。因此，支持DDR5的CPU何时发布，成为开启DDR5产业升级周期的关键。 目前主流CPU发布节奏和渗透预期都相继明晰。PC方面，支持DDR5的CPU已相继 发布。服务器端，服务器端，AMD已于2024年10月10日发布支持DDR5的第五代 EPYC服务器 DDR5 Turin CPU，同时Intel已于2024年9月24日发布支持DDR5的 Granite Rapids CPU。

从短期能见度看，信骅月度营收和Rambus均指引了服务器产业链较好景气度。信 骅科技是一家专注服务器领域高毛利利基市场的IC设计公司，主营产品为服务器管 理芯片，其月度营收对指引服务器景气度有一定意义。自2024年1月起，信骅单月营 收YoY开始转正，且24M12、25M1、25M2单月营收YoY分别为93.45%、108.57%、 110.27%，指引了服务器产业链相对较好景气度。服务器内存接口芯片厂商Rambus 于25Q1季度实现营业收入1.67亿美金，同比增速为41.40%。并继续指引25Q2季度 营业收入预计1.67-1.73亿美元之间，按中值1.70亿美元计算的同比增速为28.65%。 体现了Rambus对内存接口芯片需求较好的预期。

（二）DDR5 传输速率逐渐提升，桌面端新增 CKD 芯片

DDR5世代中期数据传输速率提升增加催生了对PC/NB市场内存接口芯片的需求。 在DDR4世代及DDR5初期，由于PC端的CPU及内存模组之间数据传输量并不大， 所以不需要对信号进行缓冲。但当DDR5数据速率达到6400MT/s及以上时，PC端内存如台式机及笔记本电脑的UDIMM、SODIMM模组，须采用1颗专用的CKD芯片 （Clock Driver，高速时钟驱动芯片）来对内存模组上的时钟信号进行缓冲再驱动， 才能满足高速时钟信号的完整性和可靠性要求。 AI PC应用的普及将助推CKD芯片需求提升。根据IDC数据，近年来全球PC出货量 尽管受宏观波动影响，但整体稳定在约3亿台出货水平。因此CKD每年的行业需求量 将与当年所需要的UDIMM和SODIMM数量呈正相关，若CKD渗透完毕，则新增一个 约3亿台PC出货量×CKD ASP的市场空间。由于AI PC需要更高内存带宽以提升整体 运算性能，AI PC渗透率的提升预计将加速DDR5的子代迭代，并推动对更高速率 DDR5内存的需求。因此，AI PC 应用的普及将助推CKD芯片需求提升。 澜起科技的DDR5第一子代CKD芯片最高支持7200MT/s速率，旨在提高客户端内存 模组的数据访问速度和稳定性，以匹配不断增长的CPU运行速度和性能需求。该芯 片符合最新的JEDEC标准，支持双边带总线地址访问及I²C、I3C接口。通过配置寄 存器控制字，该芯片可改变其输出信号特性以匹配不同DIMM的网络拓扑，并可通过 禁用未使用的输出信号以降低功耗。

（三）AI 催生 MRDIMM 内存模组的需求，推动 MRCD/MDB 芯片发展

AI技术发展与应用处理的增多催生了MRDIMM内存模组的需求。AI芯片算力的提升 与高吞吐、低延迟、高密度的处理催生了对更高带宽、更快速度和更高容量内存模 组的需求。JEDEC目前正在制定服务器MRDIMM内存模组相关的标准来应对该需求。 作为一种更高带宽的内存模组，MRCD/MDB采用了DDR5 LRDIMM“1+10”的基础架 构（即需要搭配1颗MRCD 芯片及10颗MDB芯片）。与LRDIMM相比，MRDIMM内 存模组可同时访问内存模组上的两个阵列，提供双倍带宽，第一代产品最高支持 8800MT/s速率。后续预计在DDR5世代还会有两到三代更高速率产品。 MRCD芯片负责缓冲和中继来自内存控制器的地址、命令、时钟和控制信号，MDB 芯片则负责缓冲和中继来自内存控制器或DRAM内存颗粒的数据信号。通过采用 MRCD和MDB套片，并结合双倍数据传输和时分复用技术，MRDIMM能在标准速率下同时跨两个阵列进行数据传输，从而实现双倍的数据传输速率。 内存带宽需求不断提高，MRDIMM加速应用。在内存带宽需求不断提升的背景 下，AI厂商陆续开始在下一代服务器架构中使用MRDIMM。以AMD为例，其在 “AMD Advancing AI 2025”大会上披露的"Venice"处理器支持8通道DDR6-6400内 存，搭配MRDIMM模块，单插槽内存带宽达1.6TB/s。而清华大学KVCache.AI团队 与趋境科技联合发布的KTransformers项目，同样需要MRDIMM提供带宽支持。

公司领先推出第二子代MRDIMM产品。澜起科技创新研发的MRCD和MDB，是应 用于MRDIMM内存模组的关键接口芯片，支持“1+10”内存缓冲架构，即一根 MRDIMM模组配备1颗MRCD芯片和10颗MDB芯片。澜起科技于2025年1月宣布， 第一子代MRCD和MDB套片(支持数据速率8800 MT/s)，已获全球主要内存厂商规 模采购；第二子代MRCD和MDB套片（最高支持数据速率12800 MT/s，相较第一 子代产品提升约45%），已成功向全球主要内存厂商送样。第二子代MRDIMM产 品，旨在为下一代计算平台提供卓越的内存性能，满足高性能计算和人工智能等应 用场景对内存带宽的迫切需求。

三、SerDes 技术平台：推动产业进程领导者，持续推出 细分市场领先产品

（一）PCIe 6.0 时代公司为全球唯二供应商，布局 Switch 芯片协同发展

PCIe协议规范持续升级，推动产生PCIe Retimer芯片需求。随着PCIe协议从 3.0（8 GT/s）发展至4.0（16 GT/s）、5.0（32 GT/s），并逐步迈向 6.0（64 GT/s）和 7.0 （128 GT/s），数据传输速率的不断翻倍带来了显著的信号衰减和参考时钟时序重 整问题，这些问题极大地限制了PCIe协议在下一代计算平台的应用范围，促使行业 加大对高速电路与系统互连设计的优化需求，同时也推动了在超高速传输环境下保 持信号完整性的研发工作。为了补偿高速信号的损耗、提升信号质量，超高速时序整 合芯片（Retimer）应用而生。目前，PCIe Retimer芯片已成为高速电路中不可或缺 的重要器件，尤其在数据中心的数据高速、远距离传输场景中，可有效解决信号时序 不齐、损耗严重、完整性差等问题。 Retimer芯片在服务器中的应用。CPU和GPU之间，通过PCIe协议连接，PCIe Retimer在PCB板子上；GPU的Scale up网络，用PCIe铜缆连接，PCIe Retimer在铜 缆两端；CPU和交换机之间，用以太网连接，以太网的Retimer在铜缆两端；GPU的 Scale out网络，用以太网铜缆连接，以太网的Retimer在铜缆两端。

PCIe Retimer市场规模测算。我们参照Astera Labs官网的配置图，总结出：在DGX A100 8卡服务器中，GPU和Retimer比例为1:1；在DGX H100 8卡服务器中，GPU 和Retimer比例为1:2；在AWS trn2 64卡服务器中，GPU和Retimer比例为1:3。

我们对PCIe Retimer芯片市场规模进行弹性测算。价格方面，我们参考Astera Labs 价格，预估PCIe 5.0 Retimer的X8和X16通道单价分别约36美金和54美金；数量方 面，分别按照不同的卡数对PCIe Retimer芯片市场空间进行测算。

Astera Labs主导Retimer格局。目前PCIe Retimer市场主要玩家为Astera Labs、 澜起科技、谱瑞、TI等。AsteraLabs是全球最先推出并量产PCIe5.0 Retimer芯片 的厂家，占据PCIe 4.0和5.0的大部分份额。谱瑞占据一定PCIe4.0Retimer市场份 额，PCIe5.0 x16 Retimer也已发布。此外，通信芯片龙头厂商博通也于2024年3月 推出了首个PCIe 5.0/6.0的Retimer芯片方案，Vantage 5和Vantage 6。这两大方案 均基于5nm先进工艺打造，同时分别支持CXL 2.0和CXL 3.1。

澜起是目前大陆唯一能量产PCIe Retimer芯片的供应商，已推出PCIe 6.0 Retimer 芯片。澜起科技是全球领先的PCIe 5.0 Retimer芯片供应商之一，自主研发核心 Serdes IP，产品在时延、信道适应能力方面具有一定的优势。根据澜起科技财报， 自2023年1月澜起科技PCIe5.0/CXL2.0Retimer芯片实现量产以来，公司一直积极推 动该产品的客户导入、测试验证工作，2024年PCIe Retimer芯片出货量快速增长， 24Q1出货约15万颗，24Q2出货约30万颗，24Q3出货约60万颗。根据澜起科技官网， 2025年1月，澜起科技宣布推出其最新研发的PCIe® 6.x/CXL® 3.x Retimer芯片 M88RT61632，并已向客户成功送样，旨在为人工智能和云计算等应用场景提供性 能更卓越的PCIe互连解决方案。目前公司已启动PCIe 7.0 Retimer芯片的研发。

公司布局PCIe Switch，与PCIe Retimer业务协同发展。用于扩展和连接多个PCIe 设备的关键组件，可以将有限的PCIe通道分配给更多设备，同时优化带宽分配，显 著提升系统扩展性和资源利用率。在数据中心和高性能计算中，除PCIe Retimer芯 片以外，主流AI服务器需要PCIe Switch芯片以实现无阻塞、高吞吐率和低延时交 换，满足CPU与GPU之间以及GPU与网卡和NVME SSD等外设间的高性能互连需 求。以Grand Teton为例，在其8卡服务器中，CPU与GPU之间的连接便需要PCIe Switch芯片和PCIe Retimer芯片协同参与。2024Q4公司决定暂缓用于数据中心的 AI算力芯片研发，将发展战略重点聚焦于高速互连芯片，并将相关技术积累和研发 资源转移至PCIe Switch芯片的研发及产业化。目前依托自主研发SerDes技术的核 心优势，正在积极布局PCIe Switch等新产品。

（二）全球首发 MXC 芯片，推动 CXL 技术产业进程

CXL协议是未来互连标准的新趋势。CXL(Compute Express Link) 标准由Intel在 2019年牵头提出，并推动CXL联盟成立，目的是更好地实现CPU与加速器、高性能 存储之间高效互连与内存一致性，以满足未来高性能异构计算发展需求。在CXL协议 之前，已有许多互连标准出现，但由于总线互连技术必须得到CPU厂商的支持，以 及推出时机、性能等问题，原有Gen-Z等协议最终难以与CXL抗衡。

基于CXL协议的MXC芯片可与DIMM颗粒组成内存拓展卡。CXL标准使用PCIe协议 作为物理接口增强了兼容性，通过三种基础协议（CXL.io、CXL cache和CXL. memory）支持具体应用。目前，CXL联盟定义了三种应用场景。服务器端则体现为 内存扩展卡，通过调用CXL.io和CXL.memory协议以实现内存扩展或池化。MXC （Memory Expander Controller）芯片正式基于该场景，与DIMM颗粒组成内存扩展 卡实现内存扩展或池化功能。该模组主要应用于大数据、AI、云服务等领域。

公司全球首发CXL2.0规范的MXC芯片，首批入选CXL 1.1及CXL 2.0合规供应商清 单，未来在CXL相关应用上有更多想象空间。2025年1月，澜起科技的MXC芯片成 功入选CXL联盟公布的首批CXL 2.0合规供应商清单，同期入选的内存厂商三星电子 和SK海力士，其受测产品均采用了澜起科技的MXC芯片，体现了公司在该领域的持 续领先地位。 采用MXC芯片的内存扩展器主要供给支持CXL2.0的服务器，因此，支持CXL2.0协议 的中高端服务器的未来渗透率决定了公司在该项业务的最直接市场空间。目前，CXL 应用还处于起步阶段，伴随着PCIe的升级，CXL将会同步升级。在CXL2.0产品的率 先尝试给予了公司未来在该技术领域更多想象空间，据美光科技估计，基于异构计 算快速发展的驱动，到2025年CXL相关产品的市场规模可达20亿美元，到2030年预 计将超过200亿美元。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）