2025年澜起科技研究报告：聚焦高速互连芯片，运力芯片成为增长新引擎

聚焦数据处理及互连芯片设计，2016-2024年归母净利润CAGR 为41%

科创板首批上市企业，聚焦数据处理及互连芯片设计

公司成立于 2004 年，是国际领先的数据处理及互连芯片设计公司，致力于为云计算和人工智能领域提供高性能、低功耗的芯片解决方案。2019 年7 月公司作为科创板首批上市企业成功登陆上海证券交易所，股票代码为688008.SH。公司总部设在上海，并在昆山、北京、西安、澳门及美国、韩国等地设有分支机构。目前公司拥有互连类芯片和津逮服务器平台两大产品线。其中互连类芯片包括内存接口芯片（RCD/BD 芯片、MRCD/MDB 芯片、CKD 芯片）、内存模组配套芯片、PCIeRetimer 芯片、CXL 内存扩展控制器芯片（MXC 芯片）、时钟芯片等；津逮服务器平台包括津逮 CPU、数据保护和可信计算加速芯片、混合安全内存模组等。2024年公司量产首批高性能可编程时钟发生器芯片，并启动时钟缓冲芯片的工程研发。综合考虑全球宏观环境及供应链安全等相关因素，公司在2024 年第四季度决定暂缓用于数据中心的 AI 算力芯片研发，将发展战略重点聚焦于高速互连芯片，并将相关技术积累和研发资源转移至 PCIe Switch 芯片的研发及产业化。

公司无控股股东及实际控制人。公司由杨崇和先生与Stephen Tai 共同创立，杨崇和先生是俄勒冈州立大学电子与计算机工程学硕士及博士，自创立至今任公司董事长兼首席执行官，2010 年当选美国电气和电子工程师协会院士。StephenTai是斯坦福大学电子工程学硕士，自创立至今任公司董事兼总经理。目前公司无控股股东及实际控制人，股权结构分散。

被动基金持股比例呈上升趋势，高于主动基金持股比例。从基金持仓情况来看，被动基金（含被动指数型基金、增强指数型基金）持有公司的股份比例一直呈上升趋势，2024 年底为 27%；主动基金（含偏股混合型基金、普通股票混合型基金、灵活配置型基金、平衡混合型基金）持有公司的股份比例波动较大，2023年底最高到 16%，2024 年底降至 3%。

2024 年 92%的收入来自互连类芯片，归母净利润增长213%

2016-2024 年收入 CAGR 为 20%，归母净利润 CAGR 为41%。公司收入从2016年的8.45 亿元增长至 2024 年的 36.39 亿元，CAGR 为 20%，其中2024 年同比增长59%。归母净利润从 2016 年的 0.93 亿元增长至 2024 年的14.12 亿元，CAGR 为41%，其中 2024 年同比增长 213%。

2024 年毛利率为 58%，净利率为 37%。2024 年公司毛利率为58%，下降0.8pct；净利率为 37%，提高 17.1pct。净利率提高主要得益于收入规模效应下期间费率下降，其中研发费率下降 8.8pct 至 21%，管理费率下降2.2pct 至5.4%，销售费率下降 1.3pct 至 2.6%。

2024 年 92%的收入来自互连类芯片，该产品线毛利率为62.7%。公司收入主要来自互连类芯片和津逮服务器平台，2024 年收入分别为33.49 亿元和2.80亿元，收入占比分别为 92.0%和 7.7%，其中 PCIe Retimer、MRCD/MDB、CKD 三款新产品收入 4.22 亿元，是 2023 年的 8 倍。互连类芯片毛利率在2022 年触底后逐年提高，2024 年为 62.7%，略高于国际可比公司 Rambus 产品销售61.2%的毛利率；津逮服务器平台客户采购需求波动较大，毛利率波动也较大，2024 年为4.8%。

2024 年人均创收 507 万元，截至年底研发人员共536 人。公司研发人员从2018年的 181 人逐年增加到 2023 年的 587 人，2024 年研发人员数量减少至536人，占总员工数量的 75%。2024 年公司人均创收为 507 万元，人均创利为197万元，人均薪酬为 94 万元。

DDR5 内存接口开启子代迭代，高速率催生MRDIMM 和 CKD 新增需求

内存模组随着主芯片更新迭代，与 HBM 是互补共存关系

内存模组是当前计算机架构的重要组成部分，作为CPU 与硬盘的数据中转站，起到临时存储数据的作用，其存储和读取数据的速度相较硬盘更快。DIMM（DualInline Memory Module，双列直插内存模组）是目前主流的内存模组类型，主要应用于服务器、普通台式机、笔记本电脑。其中应用于服务器的内存模组类型主要有 RDIMM、LRDIMM 等；应用于台式机、笔记本电脑的内存模组类型主要有UDIMM、SODIMM 等。

RDIMM（Registered DIMM，寄存式双列直插内存模组）：采用RCD（Registering Clock Driver）芯片对地址、命令、控制信号进行缓冲的内存模组，主要应用于服务器。

LRDIMM（Load Reduced DIMM，减载双列直插内存模组）：采用RCD和DB（Data Buffer）套片对地址、命令、控制信号及数据信号进行缓冲的内存模组，主要应用于服务器。

UDIMM（Unbuffered DIMM，无缓冲双列直插内存模组）：地址和控制信号不经缓冲器，无需做任何时序调整的内存模组，主要应用于桌面计算机。

SODIMM（Small Outline DIMM，小型双列直插内存模组）：具有更小的外形尺寸，主要用于对尺寸要求比较高的笔记本电脑。

基于传输速率的提升或新的产业需求，新的内存模组架构也陆续被JEDEC定义并成为国际标准，比如用于服务器的 MRDIMM（Multiplexed Rank DIMM），以及用于台式机/笔记本电脑的 CUDIMM（Clocked Unbuffered DIMM）、CSODIMM（ClockedSmall Outline DIMM）、CAMM（Compression Attached Memory Module）等内存模组。 内存模组与 CPU 是计算机的两个核心部件，是计算机生态系统的重要组成部分，支持更高速率 DDR5 的 CPU 的持续迭代将推动 DDR5 内存模组的规模使用及更新换代。

内存模组和 HBM 是互补共存关系。在 AI 芯片对带宽的迫切需求下，HBM（HighBandwidth Memory，高带宽存储器）逐渐进入大众视野。HBM 是3D 堆叠的DRAM，高带宽优势明显，通过与 GPU 合封，更可以缩短与GPU 通信的距离。但由于与GPU合封，HBM 的可扩展性和灵活性受限，同时存储容量远低于内存模组，成本也更高。我们认为，内存模组和 HBM 均有各自的优劣势和适用领域。

从内存厂商的产品路线图来看，内存模组产品和 HBM 产品线同时升级迭代。

内存模组由 JEDEC 组织定义，公司是其董事会成员之一。内存模组的发展有着清晰的技术升级路径，全球微电子行业标准制定机构JEDEC 固态技术协会组织定义内存模组的组成构件、性能指标、具体参数等，目前已完成DDR5 第四子代产品标准制定，并正在推进第五子代产品标准的制定。公司是JEDEC 的董事会成员之一，在 JEDEC 下属的四个委员会及分会中安排员工担任主席或副主席职位，深度参与JEDEC 相关产品的标准制定。比如公司牵头制定多款DDR5 内存接口芯片标准，包括 DDR5 RCD 芯片、MDB 芯片及 CKD 芯片，并积极参与DDR5 内存模组配套芯片标准制定。

DDR5 世代成为内存接口芯片主流，开启子代迭代

内存接口芯片是服务器内存模组的核心逻辑器件。作为服务器CPU 存取内存数据的必由通路，内存接口芯片的主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU 对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能的全方位严格认证，才能进入大规模商用阶段。跟随DDR更新迭代，内存接口芯片也从 DDR2 世代发展到 DDR5 世代。预计 2031 年全球内存接口芯片市场规模达 57 亿美元，公司是三大主流厂商之一。根据 QYResearch 的数据，2024 年全球内存接口芯片市场规模为10.09 亿美元，预计 2025 年市场规模为 12.68 亿美元，2031 年市场规模为57.02 亿美元，2025-2031 年的 CAGR 为 28.5%。从竞争格局来看，内存接口芯片从DDR2 世代发展到 DDR5 世代，参与厂商越来越集中。与 DDR4 世代类似，DDR5 内存接口芯片主要由公司、瑞萨电子和 Rambus 三家主流供应商提供，公司是全球可提供从DDR2到DDR5 内存全缓冲/半缓冲完整解决方案的主要供应商之一。

DDR4 和 DDR5 的内存接口芯片按功能分为 RCD 和 DB 两大类。其中寄存时钟缓冲器（RCD）缓冲来自内存控制器的地址、命令、时钟、控制信号，数据缓冲器（DB）缓冲来自内存控制器或内存颗粒的数据信号。RDIMM 仅采用RCD 芯片对地址、命令、时钟、控制信号进行缓冲，LRDIMM 采用 RCD 和DB 套片对地址、命令、时钟、控制信号及数据信号进行缓冲。 公司发明的“1+9”分布式缓冲内存子系统框架，突破了DDR2、DDR3 的集中式架构设计，创新性采用 1 颗 RCD 为核心、9 颗 BD 的分布结构布局，大幅减少了CPU与 DRAM 颗粒间的负载效应，降低了信号传输损耗，解决了内存子系统大容量与高速度之间的矛盾，最终被 JEDEC 国际标准采纳为 DDR4 世代框架，并已在DDR5世代演化为 1+10 框架，继续作为 LRDIMM 的国际标准。

DDR5 采用更低的工作电压，支持速率更高。随着 DDR5 内存技术规格和产品的成熟商用，DDR5 内存技术正在实现对 DDR4 内存技术的更新和替代。DDR5 内存接口芯片相比于 DDR4 最后一个子代的内存接口芯片，采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步。从 JEDEC 已经公布的相关信息来看，DDR5 内存接口芯片已经规划了五个子代，支持速率分别是4800MT/s、5600MT/s、6400MT/s、7200MT/s、8000MT/s，预计后续可能还会有1 个子代，实现更高的传输速率和支持更大的内存容量是内存接口芯片行业发展的趋势和动力。DDR5 内存模组渗透率持续提升，2024 年公司 DDR5 内存接口芯片出货量超过DDR4。支持更高速率 DDR5 的 CPU 持续迭代将推动 DDR5 内存模组的规模使用及更新换代，其中支持 DDR5 的主流桌面级 CPU 于 2021 年正式发布，普通台式机/笔记本电脑DDR5 内存模组需求逐步提升；支持 DDR5 的主流服务器CPU 于2022 年底至2023年初正式上市，并将持续更新迭代，DDR5 内存模组渗透率将持续提升。2024年公司内存接口芯片出货量超过 DDR4 内存接口芯片。

公司已率先开启 DDR5 子代迭代，有助于维持 ASP 和毛利率。公司2021年10月量产 DDR5 第一子代产品，2022 年 5 月在业内率先试产DDR5 第二子代RCD芯片，2023 年 10 月率先试产 DDR5 第三子代 RCD 芯片，2024 年1 月推出支持7200MT/s数据速率的 DDR5 第四子代 RCD 芯片；2024 年第四季度推出第五子代RCD芯片并已顺利向客户送样。2024 年，公司 DDR5 第二子代RCD 芯片出货量已超过第一子代产品，第三子代 RCD 芯片于 4Q24 开始规模出货。从内存接口芯片行业的规律来看，子代迭代越快，将更有助于维持产品的平均销售价格和毛利率。

MRDIMM 满足服务器高带宽需求，公司MRCD/MDB 研发进度领先

MRDIMM 内存模组标准为满足 AI 需求而生，第一代速率最高达8800MT/s。为了满足 AI 对更高带宽、更高容量内存模组的需求，JEDEC 组织制定了服务器MRDIMM内存模组相关技术标准。DDR5 MRDIMM 提供创新、高效的新模块设计，以提高数据传输速率和整体系统性能，多路复用允许将多个数据信号组合并通过单个通道传输，从而有效地增加带宽而无需额外的物理连接并提供无缝带宽升级，使应用程序能够超过 DDR5 RDIMM 数据速率。第一子代 MRDIMM 支持8800MT/s 速率，第二子代 MRDIMM 支持 12800MT/s，正在定义的第三子代MRDIMM 的数据传输速率预计超过 14000MT/s。

MRDIMM 可以提升 AI 推理的效率。在内存容量相同的情况下运行Meta Llama38B大模型，使用 MRDIMM 后，词元的吞吐量是 RDIMM 的1.31 倍，同时延迟降低24%，首个词元生成时间降低 13%，CPU 利用效率提升 26%，末级缓存延迟降低20%。

支持 MRDIMM 的英特尔至强 6 处理器 2024 年上市。英特尔团队2018 年开始研发MRDIMM，并于 2021 年通过原型验证了该概念。英特尔与存储领域生态伙伴合作制造了首批组件，并于 2022 年底将组件规格作为新的开放标准捐赠给JEDEC。2024年 9 月正式发布的英特尔至强 6 性能核处理器（代号Granite Rapids）是业界率先支持 MRDIMM 技术的处理器，根据测试，使用 MRDIMM 的系统在完成速度上比使用 RDIMM 的系统快 33%。 存储大厂积极推出 MRDIMM 模组，与 RDIMM 系统兼容。存储大厂方面，SK海力士、三星、美光均推出了 MRDIMM 模组，其中美光在 2024 年7 月宣布已出样MRDIMM，将与英特尔至强 6 处理器兼容，为下一代服务器平台提供了亟需的带宽和容量，并降低了延迟，旨在扩展 AI 推理和高性能计算应用。MRDIMM 与常规RDIMM采用相同的连接器和外形规格，在提高速率的基础上保证了成熟生态系统中的良好兼容性，从而减少企业的总拥有成本。根据美光官网，与RDIMM 相比，MRDIMM有效内存带宽提升 39%，总线效率提升超过 15%，延迟降低40%。

MRDIMM 需要搭配 1 颗 MRCD 和 10 颗 MDB 芯片，渗透率提升将带动公司产品销售。MRDIMM 内存模组采用了 LRDIMM“1+10”的基础架构，需要搭配的内存接口芯片为1 颗 MRCD 芯片和 10 颗 MDB 芯片。其中 MRCD 芯片负责缓冲和中继来自内存控制器的地址、命令、时钟和控制信号，MDB 芯片则负责缓冲和中继来自内存控制器或DRAM 内存颗粒的数据信号。与普通的 RCD 芯片、DB 芯片相比，设计更为复杂、速率更高，价值量也将有所提升。 公司是 MDB 芯片国际标准的牵头制定者，量产的第一子代MRCD 和MDB 套片(支持数据速率 8800MT/s)已获全球主要内存厂商规模采购，2025 年1 月第二子代MRCD/MDB 芯片已成功向内存厂商送样，最高支持 12800MT/s 传输速率。2024年搭配公司 MRCD/MDB 芯片的服务器高带宽内存模组已在境内外主流云计算/互联网厂商开始规模试用，2024 年第一季度和第二季度公司MRCD/MDB 芯片收入分别超过2000 万元和 5000 万元。随着支持 MRDIMM 的服务器CPU 上市，预计从2025年起MRCD/MDB 芯片将在下游开始规模应用，带动公司 MRCD/MDB 芯片销售。

速率提升促使 PC 内存模组新增 CKD 芯片，公司已规模出货

速率达到 6400MT/s 及以上时，PC 内存模组需要增加独立的CKD 芯片。随着DDR5传输速率持续提升，时钟信号频率越来越高，时钟信号完整性问题日益凸显。当DDR5 数据速率达到 6400MT/s 及以上时，PC 端的内存模组需采用专用时钟驱动器（CKD）芯片，对内存模组上的时钟信号进行缓冲和重新驱动，才能满足高速时钟信号的完整性和可靠性要求。JEDEC 推出了增加独立CKD 芯片的PC 端内存模组标准，包括台式机的 CUDIMM 和笔记本电脑的 CSODIMM。

英特尔推出支持 CUDIMM/CSODIMM 的平台，美光 CUDIMM/CSODIMM 批量出货。2024年 10 月英特尔发布酷睿 Ultra 200 系列，支持 CDUIMM、CSODIMM 新型内存。同月，美光旗下品牌英睿达推出首批 CUDIMM、CSODIMM 内存条，配备CKD 芯片，符合JEDEC规范，是业界首个上市的商用 JEDEC 标准 DDR5 CUDIMM 和CSODIMM 解决方案，已经开始批量出货，可与酷睿 Ultra 200 系列搭配。另外，AMD 平台的X670等高级主板也支持 CUDIMM DDR5。

公司率先试产 CKD 芯片，2024 年第二季度已规模出货。公司2022 年发布业界首款 DDR5 第一子代 CKD 工程样片，2024 年 4 月在业界率先试产CKD 芯片，该产品已从 2024 年第二季度开始规模出货，2Q24 单季度收入超过1000 万元。公司DDR5第一子代 CKD 芯片应用于客户端内存，最高支持 7200MT/s 速率，旨在提高客户端内存数据访问的速度及稳定性，以匹配日益提升的CPU 运行速度及性能。该CKD芯片符合最新的 JEDEC 标准，支持双边带总线地址访问及I²C、I3C 接口。通过配置寄存器控制字，该芯片可改变其输出信号特性以匹配不同DIMM 的网络拓扑，还可通过禁用未使用的输出信号以降低功耗。

AI PC 渗透率提高有望加速 CKD 芯片上量节奏。随着支持6400MT/s 内存速率的客户端新 CPU 平台在下游市场逐步普及，预计 CKD 芯片将在未来三至四年内逐步完成主流渗透。同时，AI PC 需要更高内存带宽提升整体运算性能，AI PC 渗透率的提升将加速 DDR5 子代迭代，并增加对更高速率 DDR5 内存的需求，从而加快CKD芯片的上量节奏和整体需求量。根据 IDC 的预测，AI PC 的出货量将由2023年的2363 万台增加至 2028 年的 2.54 亿台，渗透率由 9%提高至91%，其中2025年出货量将超过 1 亿台，2026 年渗透率将超过 50%，达到67%。

与合作伙伴共同研发内存模组配套芯片

根据 JEDEC 标准，DDR5 内存模组上除内存颗粒及内存接口芯片外，还需要串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)三种配套芯片。在 DDR5 世代，服务器内存模组需要配置一颗 SPD 芯片、一颗PMIC 芯片和两颗TS芯片，普通台式机、笔记本电脑的内存模组 UDIMM（无缓冲双列直插内存模组）、SODIMM（小型双列直插内存模组）需要配置一颗 SPD 芯片和一颗PMIC 芯片。

SPD：公司与合作伙伴共同研发了 DDR5 SPD，芯片内部集成8Kbit EEPROM、I2C/I3C 总线集线器（Hub）和温度传感器（TS），适用于DDR5 系列内存模组（如 LRDIMM、RDIMM、UDIMM、SODIMM 等），应用范围包括服务器、台式机及笔记本内存模组。目前主要供应商是公司和瑞萨电子。

TS：公司与合作伙伴共同研发了 DDR5 高精度TS 芯片，支持I 2C 和I3C串行总线，适用于 DDR5 服务器 RDIMM 和 LRDIMM 内存模组。TS 作为SPD 芯片的从设备，可以工作在时钟频率分别高达 1MHz I2C 和12.5MHz I3C 总线上；CPU可经由 SPD 芯片与之进行通讯，从而实现对内存模组的温度管理。TS是DDR5服务器内存模组上重要组件，目前主流的 DDR5 服务器内存模组配置2颗TS。目前主要供应商是公司和瑞萨电子。

PMIC：公司研发了符合 JEDEC 规范的 DDR5 电源管理芯流（PMIC），PMIC的作用主要是为内存模组上的其他芯片（如 DRAM、RCD、DB、SPD 和TS等）提供电源支持；CPU 可经由 SPD 芯片与之进行通讯，从而实现电源管理。

PCIe Retimer 应用于AI 算力系统，公司已规模出货

PCIe Retimer 助力数据高速、远距离传输

PCIe 协议是一种高速串行计算机扩展总线标准，已成为主流通用互连接口。PCIe（Peripheral Component Interconnect Express）是在PCI 的基础上，为解决总线带宽问题发展而来，用于连接计算机的主板和各种外围设备，如GPU、固态硬盘（SSD）、网卡等。PCIe 1.0 标准在 2003 年推出，支持多个通道并行传输，通道数量可以从 1 个到多个（如 x1、x4、x8、x16、x32 等）。近几年PCIe互连技术发展迅速，每次升级传输速率基本上实现了翻倍增长，并保持良好的向后兼容特性。PCIe5.0、PCIe 6.0 传输速率分别为 32GT/s、64GT/s。目前PCIe 已成为主流互连接口，全面覆盖了包括 PC、服务器、存储系统、手持计算等各种计算平台，有效服务云计算、企业级计算、高性能计算、人工智能和物联网等应用场景。

PCIe Retimer 是适用于 PCIe 高速数据传输协议的超高速时序整合芯片，可增加高速信号的有效传输距离。PCIe 协议升级迭代推动数据传输速率不断翻倍的同时，也带来了显著的信号衰减和参考时钟时序重整问题，PCIe Retimer 通过使用内部的时钟恢复电路，重新定时输入信号以消除时钟偏移和抖动，并校正信号的相位和时间偏差，然后再重新发送出去，可以解决数据高速、远距离传输中信号时序不齐、损耗严重、完整性差等问题。

PCIe Retimer 从 PCIe 4.0 开始成为标配。PCIe Retimer 从PCIe 4.0 开始引入，目前已成为高速电路中不可或缺的重要器件，相比于市场上其他技术解决方案，在性能、标准化和生态系统支持等方面具有一定的比较优势，未来根据系统配置，可以灵活地切换 PCIe 或 CXL 模式。

PCIe Retimer 应用于 AI 算力系统，受益AI 服务器出货量增长

PCIe Retimer 主要用于高性能计算平台和 AI 服务器中。根据AsteraLabs官网的AI系统中，搭配 2个CPU的头节点需要8个 Retimer与HIB（Host Interfaceboard）相连，需要 1 个 Retimer 与 NIC 相连；搭配 8 个 GPU 的JBOG（Just a BunchofGPUs）或加速器基板需要 16 个 Retimer。Retimer 的最终用量因服务器或数据中心的设计方案不同而有所差异，但 Retimer 已在 AI 算力系统中广泛使用，且价值量预计随着 PCIe技术迭代而增加。

PCIE Retimer 也可以用于模块化基础设施、内存扩展等领域。

AI 服务器出货量增长将推动 PCIe Retimer 用量增加，预计2024-2032 年PCIe/USBRetimer 市场规模的 CAGR 达 46.8%。根据 IDC 的数据，2024 年全球AI 服务器（搭载 GPU 或其他加速器）出货量增长 39%至 217 万台，预计2025 年出货量将增长27%至 276 万台，占服务器总出货量的比例由 15%提高至17.6%。AI 服务器出货量增长将推动 PCIe Retimer 用量和市场规模增加，Business Research Insights预计 PCIe/USB Retimer 市场规模将从 2024 年的 3.6 亿美元增长至2032 年的77.9亿美元，CAGR 达 46.8%。

公司 PCIe Retimer 已规模出货，PCIe 6.x/CXL 3.x Retimer已向客户成功送样

公司是全球第二家量产 PCIe 5.0/CXL 2.0 Retimer 芯片的厂家。PCIe 4.0时代，公司是全球量产 PCIe 4.0 Retimer 芯片的企业（Astera Labs、谱瑞科技、澜起科技等）之一；PCIe 5.0 时代，公司于 2023 年 1 月量产PCIe 5.0/CXL 2.0Retimer芯片，是全球继 Astera Labs 后第二家量产该产品的厂家，目前推出该芯片的还有博通、谱瑞科技等。

自研 PCIe SerDes IP 带来良好的整合性，1Q24 开始规模出货。公司自研的PCIeSerDes IP 已成功应用于 PCIe 5.0/CXL 2.0Retimer 中，自研IP 带来良好的整合性，在产品的时延、信道适应能力方面具有一定的优势。公司PCIe Retimer芯片正获得越来越多客户及下游用户的认可，目前 PCIe 5.0 Retimer 芯片已经成功导入部分境内外主流云计算/互联网厂商的 AI 服务器采购项目，并已开始规模出货，1Q24 出货量约 15 万颗，超过该产品 2023 年出货量的1.5 倍，2Q24 出货量翻倍增长，市占率明显提升。 2025 年 1 月推出最新研发的 PCIe 6.x/CXL 3.x Retimer 芯片M88RT61632，并已向客户成功送样。该芯片支持 16 通道，其最高数据传输速率可达64GT/s，相较PCIe 5.0 时代提升一倍。针对通用及 AI 服务器、有源线缆(AEC)和存储系统等典型应用场景，公司可提供基于该芯片的参考设计方案、评估板及配套软件等全套技术支持服务，助力客户快速完成导入设计，加快新产品的上市进程。另外，公司正在研发 PCIe 7.0 Retimer 芯片。

CXL 可解决内存墙问题，公司MXC芯片进入首批合规供应商清单

CXL 是满足未来计算需求的开放式高速互连技术

CXL（Compute Express Link）是一种建立在 PCIe 基础上开放式高速互连技术，旨在通过统一内存地址空间提高数据中心和高性能计算中CPU、内存及加速器之间通信效率，同时保持低延迟和高带宽，满足高性能异构计算与存储的需求。2019年 9 月 Compute Express Link (CXL)联盟成立，目前董事会成员包括阿里巴巴、AMD、ARM、AsteraLabs、思科、戴尔 EMC、Google、HPE、华为、英特尔、Meta、微软、英伟达、三星、SK 海力士等行业领导者。

2024 年 12 月 CXL 3.2 规范发布。第一代 CXL 规范CXL 1.0 于2019 年3月发布，此后每过一两年便会发布新版本，每个新版本均兼容早期版本。最新规范CXL3.2于 2024 年 12 月发布，相比之前的版本，优化了 CXL 内存设备的监控和管理，增强了 CXL 内存设备在操作系统和应用程序方面的功能，并通过可信安全协议(TSP)扩展了安全性。

CXL 协议包含 CXL.io、CXL.cache、CXL.Memory 三个子协议。

CXL 协议支持三类 CXL 设备：1）TYPE 1，通过 PCIe 插槽安装的加速卡或附加卡；2）TYPE 2，带有内存的加速器；3）TYPE 3，存储缓冲器。

基于 CXL 的内存扩展/池化/共享可用于解决内存墙问题

CXL 可用于解决计算系统的内存墙问题。在数据密集的计算系统中，CXL 可用于内存扩展、内存池化和内存共享，达到扩展存储容量、高带宽低延迟获取内存池、根据工作负载动态分配内存、减少数据移动等目的。

基于 CXL 的内存扩展可以提高容量，降低系统时延。内存容量受限于CPU内存通道数及 DRAM 容量，通过基于 CXL 的内存扩展可以在不停机的情况下添加更多的内存容量，从而增加系统的可扩展性。相比使用额外的NVMe SSD 作为辅助内存，在保证容量的同时可以降低整体系统的时延。

基于 CXL 的内存池化动态分配内存，减少内存冗余。由于主芯片在不同工作阶段需要使用的内存容量不同，为了保证高峰时期的需求常常过度配置内存容量，造成内存经常处于闲置状态。基于 CXL 的内存池化通过将内存动态分配给不同主芯片，可以有效减少内存冗余，提高使用效率。

基于 CXL 的内存共享可以减少不必要的数据传输。低效的数据流和内存拷贝也是计算系统面临的挑战之一，基于 CXL 的内存共享可以是不同主芯片共享内存区域，从而减少不必要的数据传输。

CXL 生态逐渐建立，公司 MXC 芯片进入首批合规供应商清单

支持 CXL 的处理器和内存模组陆续上市，CXL 生态逐渐建立。第一代支持CXL协议的 CPU 是 AMD 2022 年发布的第四代 EPYC 处理器，代号“Genoa”，支持CXL1.1，2024 年 AMD 推出的代号为“Turin”的第五代 EPYC 处理器支持CXL2.0；英特尔自2023 年推出的第四代至强 Sapphire Rapids 处理器开始支持CXL，至强6系列支持 CXL2.0。内存方面，三星、美光、SK 海力士均已发布支持CXL2.0 的内存模组。2025 年 4 月，SK 海力士宣布其基于 CXL 2.0 标准的CMM-DDR5 96GB 内存模块已完成客户验证。

公司为 CXL 内存模组提供内存扩展控制器芯片，进入首批CXL2.0 合规供应商清单。MXC 芯片是一款 CXL 内存扩展控制器芯片，属于CXL 协议所定义的第三种设备类型，支持 JEDEC DDR4 和 DDR5 标准，同时符合CXL 2.0 规范，支持PCIe5.0传输速率。公司 2022 年全球首发 MXC 芯片并顺利通过CXL 联盟的数十项严苛测试，成为全球首家通过测试的内存扩展控制产品。根据公司官网2025 年1 月消息，公司 MXC 芯片成功通过了 CXL 2.0 合规性测试，列入CXL 联盟公布的首批CXL2.0合规供应商清单；另外，三星和 SK 海力士同期入选CXL 2.0 合规供应商清单，其受测产品均采用了公司的 MXC 芯片。竞争厂商 Astera Labs 的CXL 内存控制器Leo产品线在 2024Q4 开始预量产出货，预计 2025 下半年进入量产爬坡。目前，公司与主要内存模组、服务器系统厂商的多个合作项目进展顺利，可为数据中心和云服务厂商提供灵活的解决方案，满足客户在数据库、AI 训练等内存高带宽场景下的需求。

预计 2028 年 CXL 内存扩展市场规模达 150 亿美元，其中内存扩展控制器为5.8亿美元。根据 Yole Group 的预测，全球 CXL 内存扩展市场规模将由2022年的170万美元增长至 2028 年的 150 亿美元。在 2028 年的市场规模中，CXL DRAM市场规模最大，为 125 亿美元；CXL 内存扩展控制器市场规模为5.83 亿美元；CXL交换机市场规模为 7.41 亿美元。

业绩预测

假设前提

得益于行业需求旺盛、DDR5 渗透率提升及新产品放量，公司2025 年第一季度实现收入 12.22 亿元(YoY +65.78%, QoQ +14.43%)，毛利率为60.45%（YoY +2.7pct，QoQ +2.3pct），归母净利润为 5.25 亿元(YoY +135.14%, QoQ +21.13%)。公司产品主要包括互连类芯片和津逮服务器平台两大类，我们的盈利预测基于以下假设条件：

互连类芯片：公司互连类芯片产品主要包括内存接口芯片、内存模组配套芯片、CKD 芯片、PCIe Retimer 芯片、MXC 芯片等，2024 年实现收入33.49亿元，同比增长 53.31%，占比 92%，其中三款高性能运力芯片（PCIe Retimer、MRCD/MDB 及 CKD）实现收入 4.22 亿元，是 2023 年的8 倍；毛利率提高1.3pct至 62.66%。1Q25 实现收入 11.39 亿元(YoY +63.92%, QoQ +17.19%)，其中三款高性能运力芯片实现收入 1.35 亿元，同比增长155%；毛利率为64.50%（YoY+3.6pct，QoQ +1.1pct），毛利率提高主要是由于DDR5 内存接口芯片及高性能运力芯片收入占比提高。我们认为公司将继续受益于DDR5 渗透提升和子代迭代，三款高性能运力芯片随着规模销售也将继续贡献收入增量，预计2025-2027 年互连类芯片收入增速分别为 40.18%/27.01%/16.53%，毛利率分别为 64.0%/64.3%/64.5%。

津逮服务器平台：津逮服务器平台产品包括津逮CPU、数据保护和可信计算加速芯片、混合安全内存模组，2024 年实现收入2.80 亿元，同比增长199%，占比 8%；毛利率提高 0.7pct 至 4.75%。1Q25 实现收入0.80 亿元，同比增长107.38%。我们预计 2025-2027 年津逮服务器平台产品收入增速分别为80%/30%/20%，毛利率分别为 8%/10%/10%。 综上所述，预计公司 2025-2027 年营收分别为 52.08/66.28/77.44 亿元，同比+43.13%/+27.25%/+16.85%，综合毛利率分别为 58.53%/58.89%/58.93%。

未来 3 年业绩预测

由于收入增长带来规模效应，公司 2024 年主要费率均有所下降，其中研发费率下降 8.8pct 至 20.98%；管理费率下降 2.2pct 至 5.39%，销售费率下降1.3ct至2.64%。

研发费率：公司 2024 年研发费用同比增长 12%至7.63 亿元，研发费率下降8.8pct 至 20.98%。随着收入规模增加，我们认为研发费率在2025-2027年将逐步下降，假设 2025-2027 年研发费率分别为16.5%/15.5%/15.0%。

管理费率：公司 2024 年管理费用同比增长 13%至1.96 亿元，管理费率下降2.2pct 至 5.39%。随着收入规模增加，我们认为管理费率在2025-2027年将逐步下降，假设 2025-2027 年管理费率分别为4.1%/3.6%/3.4%。

销售费率：公司 2024 年销售费用同比增长 6.7%至0.96 亿元，销售费率下降1.3ct 至 2.64%。随着收入规模增加，我们认为销售费率在2025-2027年将逐步下降，假设 2025-2027 年销售费率分别为 2.1%/2.0%/1.9%。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）