2024年美光科技研究报告：AI超级周期，HBM再启飞跃

1. 投资分析

核心数据预测。我们预计美光 FY2024E-FY2026E 的营业收入分别为 24,946/37,619/43,041 百万美元，同比+60.5%/+50.8%/+14.4%。GAAP 净 利 润 分 别 为 2,234/10,420/13,571 百 万 美 元 ， 净 利 润 率 分 别 为 9.0%/27.7%/31.5%。

2. 存储——技术驱动是核心，供需周期定主线

2.1. 存储芯片：信息世界记忆基石，集成电路第二大市场

有数据与信息的地方，就有存储，存储是信息世界的记忆基石。从泥板、羊 皮纸到竹简、纸张，再到磁存储、电存储与光学存储，存储技术的突破往往 预示着科技革命的发生：磁存储推动第一台商业成功计算机 UNIVAC 的诞 生、半导体存储则为云计算与 AI 爆发提供条件。长期来看，存储行业始终 受益于人类文明发展过程，成长空间极为广阔。

现代存储器可根据物理性质进行分类，其中半导体存储是核心。现代计算机 中的所有程序和数据最终均以二进制的方式被记录，不同储存介质利用不同 的物理状态来表示“0”和“1”：磁存储用不同磁化方向表示“0”和“1”， 如磁带与磁盘；半导体存储利用存储单元（浮动栅门晶体管、电容等）中电 子多少来表示“0”和“1”，如闪存（Flash）和 DRAM（Dynamic Random Access Memory）；光存储则利用激光照射介质带来的某些物理变化表示“0” 与“1”如 CD/DVD 光盘等。与其他介质存储器相比，半导体存储器具有存 取速度快、存储容量大、体积小，稳定性强等优点，是计算机系统的核心存 储介质。

根据存储数据在非通电状态是否会丢失，存储器又可分为易失性存储与非 易失性存储。易失性存储芯片断电后存储数据流失，常见类型包括静态随 机存储器（SRAM）和动态随机存储器（DRAM）。非易失性存储芯片断 电后存储的数据不会消失，主要包括快闪存储器(Flash)、电可擦可编程 只读存储器(EEPROM)、光罩只读存储器(MASK ROM)等，以 PC 为例 活动程序和数据存储于易失性内存中，速度快但断电即丢失。而文件等 永久数据保存在非易失性存储中，速度较慢但断电后数据依然安全。

存储器的三大指标：速度 + 容量 + 每位价格 无法同时满足，因而现代计 算机系统会采用分层架构，不同类型存储梯度排布，以满足整个系统在容量、 速度和价格上最大的性价比。

2.2. 市场结构：DRAM 和 NAND 占绝大部分，芯片原厂决定供 应链格局

全球存储芯片主要包括 DRAM、NAND Flash、NOR Flash 等。DRAM 和 NAND 约占整个市场的 97%，是半导体存储市场的核心。其中 DRAM 是服 务器、手机、PC、GPU 中的必需组件，因而其市场规模最大，占比约为 56%； NAND 闪存早期与 HDD 共同作为 PC 等产品的 ROM 存储方案，后受益于 成本的快速下降与读写性能的跨越式提升，逐渐替代 HDD 的市场份额，市 场占比约为 41%。NOR Flash 多用于对响应时间、随机读写能力与可靠性 有较高要求的小型嵌入式系统中（如路由器），作为启动固件的存储介质， 占比约为 2%；其他存储芯片多用于定制化应用场景（如 ECU、边缘计算 等），占比较小。

存储芯片是集成电路市场两大支柱之一，竞争格局较逻辑芯片更为集中。根据世界半导体贸易统计组织（WSTS）数据，2022 年全球集成电路产业规 模为 4744.02 亿美元，其中存储芯片规模为 1297.67 亿美元，约占集成电 路产业总体规模的 22.6%，与逻辑 IC 规模相当。与逻辑 IC 相比，存储芯片 在微观结构上更为简单，不同厂商产品差异较小，标准化程度较高，因而更 小制程技术带来的速度与能耗优势、更大规模效应带来的单位成本优势，是 存储芯片厂商的主要竞争点，市场主要参与者均为 IDM，形成了较为集中的 竞争格局。三星、海力士、美光占据 DRAM 芯片市场 95%以上份额；三星、 铠侠（东芝）、海力士、西数与美光占据 NAND 市场 96%以上份额。

相较于逻辑、模拟、微处理器等其他子行业，存储市场弹性更大，波动更为 显著。主要原因是：（1）存储下游应用遍布整个信息产业，会受到多种需求 波动影响；（2）存储芯片品类单一，同质化严重，市场呈现多头垄断的价格 竞争格局，供给扩张与供给收缩都容易过度偏离均衡。因而存储行业较集成 电路其他板块具备更强的投资潜力。

从供应链看，存储产业链包括存储晶圆颗粒制造、主控芯片制造、封装测试 及模组厂商集成等，晶圆制造是核心。其中 NAND Flash 因其需要在断电后 保持数据的性质，通常需要一个复杂的主控制器来管理数据的存储、擦写、 错误校正（ECC）等，且独立存储器（闪存卡，U 盘）还需要后道封装，因而供应链较 DRAM 更复杂。而 DRAM 控制逻辑通常集成于 CPU 或内存控 制器中，供应链较短，参与者更为集中。存储器产品最终表现主要由存储芯 片决定，且芯片原厂均为 IDM 模式，可独立完成芯片制作全流程，因而对 行业下游格局拥有绝对主导权。原厂 IDM（如美光）通常还下设自有品牌与 渠道，因而其自身也具备完整的从晶圆生产到销售的供应链能力。

2.3. 美光复盘：供需周期是主线，AI 引爆新一轮增长

复盘历史，美光股价大致可以归纳为：“存储价格—营收—股价” 的驱动逻 辑。股价长期增长来自于下游新需求的产生，短期波动则决定于存储价格。 存储价格主要围绕供需周期震荡。

2.3.1. 股价：需求革命与存储周期双轮驱动，HBM 有望引爆估值倍增

长期来看，美光股价自 1990 年后总涨幅与费城半导体指数较为接近，但经 历 5 次大幅度上行，每轮上行均由下游需求引发。存储作为集成电路领域的 重要组成部分，总体趋势与全行业较为一致，但相较于三星电子与海力士等， 美光专注于存储领域，更易受芯片价格波动影响，弹性更大：在需求不足时 表现弱于行业均值，而在需求扩张时则表现出超额增长。下游突破性应用 （PC、手机、云服务）的出现是美光估值倍率大幅提升的信号，股价整体 水平在多轮需求驱动中周期性上移。

短期来看，每轮下游拉动的上升期间，美光股价会出现明显偏离行业均值的 周期性波动，周期约持续 3-4 年。由上图可知，美光在每个上升周期中 PB 倍率从 0.75-1 倍上升至 2.5-3 倍，需求拉动下公司价值呈倍数增长，波动幅 度极大。其剧烈波动主要是因为全球存储市场集中度较高，形成寡头垄断的 价格竞争格局，各家均有扩产摊薄平均成本的动机，供给增减均易过度，加 剧了存储行业的周期震幅。参照上一次高点出现在 1H2022，本轮上行终点 有望看到 2H2024-1H2025。

综上所述，从股价周期来看，美光正处于 AI 这一革命性应用所驱动的估值 上行阶段，同时其自身股价正处于周期上行区间。作为 AI 时代重要的基础 设施供应商之一，美光股价涨幅刚刚超过费城半导体指数，仍有较大增长空 间可以期待。

2.3.2. 营收：直接驱动股价波动，市场估值的重要指标

营业收入代表存储市场景气度，根据历史来看，直接影响美光股价表现。过 去十年，美光股价变化趋势与营收趋势变化较为同步。

进一步分析发现，营收与价格、毛利率波动情况较一致，但与销售成本 （COGS，可以被视为实际出货量）相关性较小，营收变化主要是受价格 （ASP）而非出货量影响，说明美光业绩表现主要受市场价格决定，下面进 一步分析其价格影响因素。

2.3.3. 价格：围绕供需周期性波动，云厂商营业利润是前瞻指标

价格是营收及毛利率水平的核心变量，是股价的前瞻性指标，可以判断美光 股价周期始末。得益于摩尔定律带来的制程升级与产能扩张带来的规模效应， 长期来看，存储的单位比特（Bit）成本逐年下降，单芯片容量稳定上升，单 芯片成本相对稳定。同一规格的芯片价格长期缓慢下降，短期主要受到市场 供需环境影响，对公司业绩影响较大。当前，DRAM 及 NAND 价格均开始 从历史低点逐步回升，DDR5、大容量 TLC 颗粒具有上调趋势。

价格主要受行业供需影响，根据目前行业存货时间预测，本轮供给收缩或将 持续到 2H2025。厂商存货多少（存货周转天数/DOI）可代表产业供给水平， 如图所示，原厂 DOI（存货周转天数）变化率与存储价格变化率有显著的负 相关关系，且存货本身周期明显。图中可以看出厂商库存表现出周期逐渐延 长，峰值偏离逐渐严重的情况。根据图形及历史经验判断，下一轮 DOI 负 增长预计于 2H2025 左右到来。

服务器是存储需求最大组成部分，下游云厂商资本开支是市场需求的主要 指引。云厂商硬件开支中存储芯片占据稳定份额。存储芯片应用市场从高到 低分别为：服务器、手机、PC 及汽车等。其中手机及 PC 市场相对企稳。 设备替换周期稳定，产品扩容速度增速放缓，对存储需求影响相对较小，汽 车出货量较其他应用较低，总量不足。服务器市场受到 AI 应用爆发，对应 设备采购需求及扩容需求均有大幅提升，对存储需求有核心作用。后文在具 体业务分析将做分拆测算。

云厂商经营利润率或是其资本开支的前瞻性指标，可作为需求的前瞻性指 标。北美主要云厂商经营利润率对其公司资本开支有较大影响，继而对存储 价格波动起到指引作用。当前云厂商资本开支集中于 AI 服务器，AI 服务器 对存储芯片容量及性能需求均高于传统服务器，单机价值量上升。结合下游 云厂商云业务利润率指引回升，或将加速本轮存储价格回弹速度。

综上所述，美光历史股价遵循“价格-营收-股价”的传导逻辑，价格同时受 到行业库存周期及下游新需求拉动的双重影响。目前存储行业库存趋势接 近反转，下游 AI 革命持续推动资本支出扩张，存储价格上升至 2H2025- 1H2026 的可能性较大，对应公司股价表现有望持续强势。

3. 业务进展：HBM 蓄势待发、DRAM 供需优化，NAND 期待反转

3.1. HBM 异军突起技术赶超，有望在 2024 年突破产能瓶颈

3.1.1. 需求：模型算力爆发凸显存力瓶颈，HBM 基于 3D 封装提供最优方 案

Transformer 具有高度并行性，大幅提升了内存需求。Transformer 通过其 自注意力机制、多头注意力设计、深层网络结构等特点，实现了对序列数据 的高效处理，其在处理长序列任务时性能卓越，但也导致了参数量的指数级 增加。与以往的 RNN（循环神经网络）和 LSTM（长短期记忆网络）等相 比，Transformer 并非顺序计算，而是使用注意力机制并行处理长序列数据， 需要并行计算输入序列中所有元素之间的注意力分数，涉及大量的矩阵运算。 此外，在模型的前向传播与反向传播阶段，也需要存储大量的中间状态数据， 且每个训练步骤之后，模型的参数需要根据梯度进行更新。对于具有数十亿 甚至数百亿参数的 Transformer 模型来说，上述特性极大地提升了 AI 对内 存吞吐量速度的需求。

需求扩张叠加 GPU 算力飙升，进一步凸显内存性能瓶颈，传统应用无法提供合适方案。Transformer 自身对内存吞吐的高需求，叠加 GPU 算力的指 数级增长，导致内存性能逐渐成为模型效率的瓶颈。在当前的 AI 应用中， 每个 SoC 的带宽需求已经达到 TB/s 级别，而即使是具有 8 个存储器通 道的最先进的 CPU 平台，DDR4 和 DDR5 对应速度也只能达到约 204.8GB/s、307GB/s，迫切需要新的存储技术突破。存算一体是人工智能 存储的终局解决方案，但目前面临生态与编程架构不完善，缺乏相应指令集 与上层软件工具的问题，短期内难以成为主流方案。初创公司 Groq 发布了 搭载 230MB SRAM 的 LPU 芯片，证明了 SRAM 在 AI 推理端使用的可能 性，但是其高昂的价格和有限的使用场景仍旧限制了 SRAM 作为系统缓存 的能力。

综合权衡下，HBM（High Bandwidth Memory，高带宽存储器）是针对高 性能 GPU 的长期解决方案，具有性能、热控制、体积、性价比等综合优势。 HBM 是一种由三星电子、AMD 和 SK 海力士发起研发的一种基于 3D 堆栈 工艺的定制化 DRAM，属于近存计算的一种。从硬件上看，HBM 可以理解成多个 DDR SDRAM 芯片及逻辑控制芯片通过 3D 结构堆叠而成的芯片堆 栈。AMD Radeon Fury 系列显卡是全球首个使用 HBM 的设备。相比于标 准的 DDR、LPDDR、GDDR，其具备显著的高带宽、低延迟、低功耗等特 点，而相比于 SRAM 又具备数量级上的成本优势，因而已经成为高性能 GPU 主内存的最优方案。2013 年 10 月，HBM 正式被 JEDEC 采纳为业界标准， 目前已经成为高度标准化的内存产品，各厂商均按照 JEDEC 制定的公认标 准进行迭代升级。

高通道数、高位宽是 HBM 其实现高带宽的关键，依靠芯片堆叠与 TSV 实 现。通俗来讲，内存总线带宽 = 通道数（Channel）×每个通道位宽（I/O） ×有效频率×传输倍率（HBM/DDR 均为 2 倍）。

以一个计算机有两个通道的内存为例，每通道都配备运行在 1600MHz 时钟 频率的 DDR4-3200 模块，则其理论最大内存带宽为：每秒 1600,000,000 个时钟×2 倍速率（DDR/HBM 均为两倍）×每个时钟 2 个通道×每通道 64 个位（I/O）=每秒 409,600,000,000（4096 亿）比特（约为 50GB/s）。而下 左图所示的 HBM3 总带宽则是 16×64×6.4Gbps÷8 = 819.2GB/s，远高于 通用 DRAM 标准。

平面上的 DDR 和 GDDR 受制于物理空间和长距离带来的信号干扰，难以 大量增加通道数，垂直结构打破这一限制。目前常见 PC 为双通道，而在 HBM 的 3D 堆叠中，多个 DRAM 芯片（Die）通过 TSV 技术连接，不同 DRAM 层的接线数量大幅提升，同时不同 DRAM 层可以共享相同的地址和 控制信号，数据信号可以在不同层之间进行传输。故而 HBM 实现了远超 GDDR 及 DDR 的通道数（HBM 为 8 通道），和总位宽（1024 Bit）。且 HBM 在迭代中优化了早期有效频率（数据速率）较低的特点，故而依靠位宽优势 总带宽较 DDR 实现了数倍的提升。

未来，更高带宽，更大容量是 HBM 的主要迭代目标，堆栈数量、堆叠层数 和单 Die 性能是最直观升级点。在封装面积有限的情况下，提升单层容量则 是提升内存容量的核心方向。目前，掩膜版大小限制了在同一封装中增加 HBM 数量的能力（B100 实现 8 个堆栈，是目前已知最多的方案），台积电 正在开发具有 6 倍掩模版尺寸（5000mm^2）中介层的解决方案，预计将在 一块 GPU 封装中容纳 12 个 HBM 模块。截止至报告发布，三大原厂公布的 量产最高堆栈层数均为 12 层（12HI），目前最高单 DIE（层）容量 3GB， 假设每个GPU配合12颗HBM，则目前可见的HBM理论容量上限为432GB， 核心速率有望超过 10TB/s。

3.1.2. 供应链：内存原厂及头部代工厂是主要玩家，晶圆制备及后道封装 是核心壁垒

HBM 供应链中，存储原厂提供 DRAM 晶圆，中道封测厂进行初步封装，台 积电等后道封测厂负责 HBM 堆栈与 GPU 等的集成。前道晶圆制备与后道 封测是核心壁垒。海力士、三星和美光负责 HBM 中存储芯片（晶圆）及对 应控制逻辑芯片的生产，并在晶圆上制备硅通孔（TSV），填充并制备微凸 点（Mircobump），后续由其本身封装产线或第三方封测厂通过键合技术形 成多层 Molded KGSD（模塑封装 KGSD），也就是初步封装成的 HBM 堆 栈。KGSD（Known Good Silicon Die）后送由具备 3D 封装技术的后道封 测厂（如台积电）进行与其他芯片系统机级集成封装，整体供给下游的英伟 达、AMD 等显卡客户。

原厂前道工艺阶段，TSV、Bumping、减薄、键合是 HBM 制备的关键 工艺，混合键合或将成为 HBM4 必需技术。HBM 工艺流程主要分为以 下步骤：(1) 使用深硅刻蚀、铜填充、CMP、后道金属化等工艺，在前道 制造好的 DRAM Die 上制备出金属填充的 TSV，以进行进一步互连；(2) 在 DRAM Die 正面制备微凸点（μBump）和焊球，之后使用倒装工艺， 通过临时键合，减薄 Die 背面，暴露出 TSV，并制备背面凸点；(3) 堆 叠经过以上工艺制备好的 DRAM Die，并完成微凸点键合；(4) 对堆叠好 的堆栈进行测试。目前，基于微凸点和 TCB 的堆叠层数已接近瓶颈。为 了进一步减薄厚度，提升容量及带宽，HBM4 或将成为第一代采用混合 键合技术的 HBM。

后道封装阶段，仅少数厂商具备 3D 封装技术，台积电具有垂直整合优势。 HBM 的超低延迟严重依赖于其与 CPU/GPU/SOC 的集成封装，目前 HBM 主流封装技术为台积电 CoWoS，与其类似的 2.5D 先进封装技术还有三星的 I-Cube/H-Cube、日月光的 FOCoS-Bridge、英特尔的 EMIB 等。三星同 样具备从 GPU 代工到 HBM 集成封装全流程工艺，但暂未被英伟达采用。 美光作为台积电 3Dfabric 联盟的重要成员，主要绑定台积电完成后道系统 级封装。

3.1.3. 市场空间：多因素驱动 HBM 渗透率提升，HBM 芯片市场规模已 达百亿美元

HBM 主要用于高性能训练卡中，市场空间已达百亿美元。5 年内或可超 240 亿美元，平均 CAGR 为 21.9%。根据英伟达营收及 GPU 出货量作为参考 基准，假设同一类型 HBM 价格保持高位后下降，单位显卡 HBM 用量逐渐 提升，其他厂商 GPU 及 ASIC 出货量占比逐渐提升，则 2024 年 HBM 芯片 市场空间为 89.8 亿美元，2029 年有望突破 241.9 亿美元，年均 CAGR 达 到 21.9%。

英伟达 GPU 率先使用 HBM3E，其他 GPU 及 ASIC 落后一到半代。在 GTC 2024 上，黄仁勋宣布英伟达最新一代 Blackwell GPU 采用了 192GB 容量 的 HBM3e 内存，内存带宽达到 8 TB/s，是目前量产的最高性能的 HBM 产 品，在售主力 H100 则使用 HBM3。其他厂商 GPU 及 ASIC 多使用 HBM2及 HBM2e 等，预计基于更高堆叠层数设计，单层更大容量的 HBM4 将于 2026 年上市。 HBM毛利率超50%，良率仅50-60%，或将占据原厂先进DRAM产能35%， 截止至2024 年年底，三大原厂 1-α以上节点将占据总 DRAM 产能约40%， 其中 HBM 所用 DRAM 芯片较传统 DRAM 芯片尺寸大 60%，因其良率有限 且需求较高，将优先投产，根据原厂 TSV 产能及对应制程产能计算，预计 2024 年底 HBM 将占到先进制程 DRAM 产能的 35%以上，对 DDR5 及 LPDDR5 有一定挤出作用。

3.1.4. 竞争格局：海力士领跑 HBM3，三星及美光交替追赶，或复刻 DRAM 市场格局

海力士是 HBM3/3E 市场绝对领导者，三星在传统型号占有率更高。作为 HBM 的发起者之一，海力士在 HBM3 市场拥有绝对的技术领导地位，其在 2022 年 6 月率先实现 HBM3 的量产。根据 Yole 数据，海力士约占 HBM 全 球 BIT 出货量的 42%，其产品主要集中在较新的 HBM3/3E 市场，是英伟达 H100 HBM3 独家供应商，早期甚至成为 H100 产能爬坡壁垒。未来仍将继 续作为英伟达 H200、B100 所用 HBM3E 主要供应商，2024 年产能已全部 预订。三星约占 HBM 全球 BIT 总量的 53%。作为最早推出 HBM2E 的厂 商，三星顺利成为英伟达 A100 产品核心供应商，在 HBM、HBM2 领域拥 有最高市占率，其 HBM3E 将于 2024 年中实现量产。

美光早期押注 HMC 致使 HBM 起步落后，后异军突起先于三星量产 HBM3E。 美光早年与三星共同研发 HMC（一种同样基于 TSV 技术的 3D RAM）路 线，但由于存储堆栈与处理器没有集成，而是采用 SERDES 连接，先天具 有物理距离较远的缺陷，尽管兼容性较强，却始终未被 JEDEC 接纳为通用 标准，渐渐不敌 HBM 而退出市场。因而美光在 HBM 目前仅占全球 HBM BIT 容量的 7%。但其凭借在 3D 堆叠领域积累的经验及跨越式的布局，成 功实现赶超，直接跳过 HBM3 开始量产 HBM3E，其 HBM3E 产品将成为 NVIDIA H200 GPU 的一部分，于 2024 年 Q2 开始批量发货，证明其 HBM 技术已处于世界领先水平。

制程节点，封装键合是原厂技术差异所在，美光产品功耗较低。美光与海力 士 HBM3E 基于 1-β制程节点制造，而三星仍基于 1-α节点。同时与业界 其他 HBM3 解决方案相比，美光将硅通孔（TSV）数量翻倍，增加 5 倍金 属密度以降低热阻。美光 HBM3E 功耗较对手降低 30%，有助于解决堆叠 散热问题，后续提升堆叠密度潜力较大。在热压键合技术方面。美光及三星 主要采用 TCB（热压合）技术，用非导电薄膜填充微凸点之的间空隙，之 后使用热压键合工艺连接两层 Die，海力士独家采用 MR-MUF（大规模回 流焊-注塑底填充技术），相比下效率更高，同时采用自己独家研发的液体状 EMC 为主要原材料的底料填，散热性能更好。据 TheElec，三星正在尝试 跟进 MUF 技术，在 JEDEC 放宽 HBM 堆叠高度限制，混合键合引入放缓 的情况下，美光采取跟进 MUF 还是继续推进混合键合或将是后续跟踪重点。

美光产品获下游认证，HBM4 或于 26 年量产。2024 年 HBM 订单已被订 满，2025 年供给同样告急。其 HBM4 产品预计于 2026 年到来，届时每个 堆栈将有 2048 位 I/O，单个堆栈带宽预计超过 1.5 TB/s，包括 12-Hi 和 16-Hi 堆栈版本，单堆栈容量 36GB-48GB。据美光发布的 HBM 迭代路线 图，HBM4E 将于 2028 年推出。HBM4E 的时钟频率将提升，带宽将提高 到 2+TB/s，每个堆栈的容量提高到 48GB 至 64GB。

各原厂产能紧缺奠定竞争格局，高管预期有望复刻 DRAM 市场份额。在同 样容量下，美光 HBM 产品成本为传统 DRAM3 倍，产能占用率约为 DRAM 4-5 倍，毛利率约为 50%-60%，将在 FY2024 贡献数亿美元收入（对应市 占率约为 5%-7%）。但美光 DRAM FAB 及 TSV 产能逊于海力士与三星，短 期内限制了其在 HBM 领域市占率的高速提升。目前，三大原厂均在追求 HBM 市场领先地位，三星预计 2024 年 HBM 产能将达到现有的 2.9 倍，海 力士 HBM 产能将提升 1 倍。美光未表示 HBM 明确扩产计划，但其资本开 支将有同比显著提升，美光日本广岛基地已经开始引入 TSV 产能，后续若 资本支出进一步超预期，则其 HBM 市占率有望突破两位数百分比大关。

3.2. DRAM 市场供需逆转，价格上升带来明显盈利改善

3.2.1. 概况：技术迭代速度放缓，服务器出货带动 DRAM 需求扩张

DRAM 制程节点已演进至 10+nm 临界阶段，技术升级逐步放缓。自 1968 年 Robert Dennard 正式收到 DRAM（Dynamic Random Access Memory） 专利以来，DRAM 已经发展了超过 55 年。1998 年三星首次将 DDR SDRAM (Double Data Rate Synchronous Dynamic Random-Access Memory) 引入商用 ，使传输速率翻倍。后续演进方向主要朝着低压、高频、高预读取等 方向演进。

制程进步是 DRAM 升级的重要路径。三星、海力士、美光在 2016-2017 年 进入 1X(16nm-19nm)阶段，2018-2019 年为 1Y(14nm-16nm)，2020 年处 于 1Z(12nm-14nm)时代。后续，行业厂商朝着 1α、1β、1γ等节点持续 迭代，但均未突破 10nm 底线。由于 DRAM 以电容作为存储单元，在晶体 管变小时导致的电子泄漏和其他量子效应的增加会对存储性能及稳定性产 生严重影响，同时还面临着 EUV 设备及新材料引入等诸多挑战，各原厂均 预测在 2025 年前不会有 10nm 以下 DRAM 的出现。总体看平面 DRAM 发 展速度收敛，三大原厂产品高度趋同。长鑫，南亚等厂商制程落后 5-7 年， 在主流 DRAM 市场难以形成竞争力。根据制程节点分类，美光 DRAM 产品 平均制程节点领先于三星及海力士，处于世界最高水平。

长期来看，3D DRAM 是突破方向，各厂商仍处于研发阶段。平面缩放对于 未来十年 DRAM 密度的提升将不再足够，单片 3D DRAM（HBM 是多片堆 叠）技术被认为是潜在的长期解决方案。实现 3D DRAM 架构比 NAND 更 具挑战性，需要开发新的加工工艺、材料和存储单元几何结构，三星电子和 SK 海力士预计在接下来 2 到 3 年将会出现更明确的 3D DRAM 发展方向。

短期来看，DDR5 逐渐成为主流标准，LPDDR 笔电渗透率提升。DDR5 DRAM 标准最初计划于 2018 年发布，但最终由 JEDEC 于 2020 年 7 月发 布。新规格将主电压从 1.2V 降至 1V，最大数据速率加倍，并将芯片密度增 加 4 倍 (高达 64Gb) 。随着 CPU 制造商及模块制造商推出了下一代标准 的产品，下游标配 DDR5 的 PC 及手机出货量增加，DDR5 的渗透率正在稳 步提升，或将于 2024 年取代 DDR4 成为 DRAM 市场主力，改善厂商 ASP 及利润率。DDR6 则有望于 2028 年实现量产。DDR5 的高能效比同样也为 主机厂商提供了更多样的解决方案，以苹果为代表的 PC 厂商将 LPDDR 引 入笔记本电脑，在性能损失较小的情况下，通过 BGA 封装实现功耗与体积的显著提升，预计将带动 LPDDR 在可移动设备端市占率超 50%。

3.2.2. 需求：AI 服务器带动下游整体需求回暖，DRAM 价格改善优化公 司盈利表现

AI 服务器占比持续提升，存储规格成倍增长。AI 服务器需求主要对应美光 CNBU（占比最高）。2023 年，AI 服务器（搭载 GPU、FPGA、ASIC 等高 算力芯片）出货量近 120 万台，年增 38.4%，占整体服务器出货量的 9%， 占服务器 DRAM 容量的 20%，随着全球云厂商加大 AI 服务器资本开支， 预计 2026 年 AI 服务器出货量将占到总服务器出货量的 15%，占服务器 DRAM 容量的 29%。美光在业绩会上表示，一台 AI 服务器的 DRAM 使用 量是普通服务器的 6-8 倍。到 2026 年，预计服务器 DRAM（不含 HBM） 市场规模有望达到 321 亿美元。

以 DGX A100 为典型 AI 服务器配置，在服务器出货规模基本稳定的情况下， AI 服务器占比每提升 1 个百分点，对应 DRAM 出货量至少提升 3%。结合 通用服务器自身扩容趋势，未来 3 年预计服务器 DRAM 容量年均 CAGR 可 达 15-20%。

消费电子、PC 市场复苏，图形市场企稳，对应 DRAM 需求稳步扩张。消费 电子、PC 主要对应美光 MBU。2022 年，受新冠疫情滞后影响，全球消费 电子市场（含手机）及 PC 需求出现明显下滑，存储市场迎来冰点。随着电 子产品迭代周期到来、下游主机厂商库存优化，消费电子市场需求将复苏， PC 需求或出现反弹，预测 2024 年手机及 PC 出货量同比将分别有 4-8%/2- 3%增长。同时，以手机为代表的消费电子产品技术升级速度放缓，RAM 容 量提升成为迭代的重要标准，根据 Yole 预测，手机/PC 平均 DRAM 容量年 增速约为 9%/10%, 对应手机/PC DRAM 需求增速约为 12%-16%/10%- 12%。

图形显存需求属于美光 CNBU 的一部分。2022 年，“以太坊”为代表的大 量虚拟货币由 PoW（工作量证明）变更为 PoS（权益证明），叠加新冠疫情 前期游戏硬件需求的透支性消费，游戏硬件需求出现大幅度下滑。预计在游 戏模式不发生根本性变化（AR/VR）且未出现现象级游戏的情况下，游戏显 卡需求将长时间保持稳定。

3.2.3. 供给：HBM 挤出 15%以上产能，原厂资本开支削减开始见效

据美光，目前 HBM 成本约为 DRAM3 倍以上，消耗产能约为同容量 DRAM 4-5 倍，根据 HBM 全球需求计算，2024 年 HBM 出货容量约为 640mnGB 到 750mnGB，约挤占传统产能的 15%以上。

三大原厂减产步调统一，产能及出货均有所下滑。自 2022 年以来，三星、 美光、海力士 DRAM 资本开支逐渐收缩，2023 年 DRAM 资本开支减少约 33%，减产效果开始显现。

3.3. NAND：下游稳定扩容，减产开始见效

3.3.1. 概况：3D 结构下存储密度稳步提升，堆叠层数是核心指标

3D NAND 自 2015 年后成为主流，单位容量成本持续下降。NAND 自出现 以来，主要用于系统硬盘，因而一直围绕着单位容量降本的路径发展。原厂 供应商一直在缩小芯片尺寸，以增加每片品圆的总 GB 容量，从而降低每 GB 的成本。由于在 XY 坐标上缩小模具的可行性较小，目前供应商已经将 提升 3D 堆叠层数及单个存储单元字节数作为主要的发展方向，单位密度呈 现稳定增长。

目前 TLC（Triple-Level Cell）是 NAND 市场主流标准，美光起步虽晚但 技术激进。QLC 也已经有所出货，但其在缓外读写性能和寿命上相较 TLC 更差，因而未能得到大规模使用。截止至 2023 年，各 NAND 厂商普遍迭代 至接近 200L 堆叠阶段，美光是首个推出 232 层 TLC NAND 芯片的厂商， 在单个 NAND 芯片封装中实现了高达 2TB 的存储。中国长江存储同样宣布 量产了 232 层 NAND 颗粒，基于 QLC 方案，但目前因制裁及成本因素量产 部分受限。

类似 HBM，混合键合在 NAND 堆叠迭代中同样起到重要作用，美光与 Xperi-Adeia 合作锁定混合键合 IP 技术。混合键合（Hybrid Bonding），主 要有两种使用方式。第一种是晶圆到晶圆，用于 CIS 和 NAND，在这些领 域混合键合已经证明了其效率。另一种是裸片到晶圆混合键合，这比晶圆间 键合更加困难，但这种工艺变化对于逻辑和 HBM 很有意义。目前行业巨头如台积电、三星和英特尔正在竞相推进 5 纳米及更先进制程技术的开发。

美光已有计划推出 300 层以上 NAND 产品。长江存储推出的 Xtacking 是 NAND 领域最先量产的混合键合技术，2018 年，YMTC 推出了 Xtacking1.0 技术，该技术采用了两个不同的晶圆：一个用于 NAND 单元阵列，另一个 用于 CMOS 逻辑。这些电路通过数百万个垂直金属孔面对面地结合在晶圆 级键合上。后经过多次迭代，其 232L QLC 存储便是基于 Xtacking3.0 退出， 具有较强领先优势。2022 年 2 月，美光与 Xperi-Adeia 签订了一项多年协 议，以获得下一代存储设备的混合键合 IP，或将用于 300 层以上 NAND， 预计其实现原理将与 Xtacking 类似，同样属于领先位置。

3.3.2. 需求：服务器扩容提供少量增量，其余市场稳定提升

NAND 下游市场中，企业级 SSD，移动设备及消费级 SSD 是最主要市场， 对应于美光 SBU 业务。相较于 DRAM，AI 服务器中 NAND 容量较通用服 务器提升相对不明显。2024 年虽有小规模爆发提货现象，但中长期看行业 总容量需求增速稳定，主要靠前文所提的周期逻辑驱动。

3.3.3. 供给：上一轮资本收缩开始收效，国产厂商可能是市场变量

相对于 DRAM， NAND 市场竞争格局更为分散，各厂商竞争还受到地缘政 治影响，国内厂商存在战略性扩产动机，供给一致性较 DRAM 行业更弱。

在 PC 及服务器应用中，NAND 还受到 HDD 的竞争，一直以来各厂商对 NAND 单位成本的追求较 DRAM 更加极致，在市场规模显著更小的 NAND 市场（58.7bn$，DRAM 约 79.7bn$），保持了与 DRAM 行业同一水平（约 30bn$）的资本开支，因此预测 2024 价格反弹速度或不及 DRAM，增势稍 弱。

4. 公司概况：全球存储芯片寡头，具备多维度优势

4.1. 高管构成丰富多元，核心股东均来自北美

公司高管多有闪迪、TI、Corvo 等传统半导体大厂多年管理经验，技术背景 过硬，对通信、网络、汽车等多个下游领域具有较为深认知。核心管理团队 人均从业时长超 30 年，跨越多轮半导体周期与存储价格周期，已经在长期 经营中证明其优秀能力。公司管理层架构稳定，人员变动较少，内部治理体 系较为完备。

公司头部股东均来自美股本土，或能在地缘竞争中处于有利地位。公司股权 结构较为分散，前十大股东合计占比约为 35%，均为美国头部资管公司及 对冲基金。作为 DRAM 领域唯一、NAND 领域唯二的北美本土厂商，美光 曾多次受益于美国国家半导体战略。考虑到存储芯片在半导体市场的庞大规 模，以及对先进制程和先进封装技术的高度依赖性，美光或能成为美国半导 体地缘政策的首要受益者。

4.2. 公司产能：位居行业前列，Fab 厂分布于东亚及美国本土

美光晶圆制造产能分布于美国、中国台湾、日本及新加波，封测产能则主要 位于台湾、新加坡马来西亚及中国大陆，产能保持稳步扩张。目前公司 DRAM 晶圆产能主要依赖日本及中国台湾，其中台湾晶圆厂首次引入 EUV 光刻机，代表美光最新一代制程能力。NAND 产能主要依赖于新加坡厂。美 国佛吉尼亚工厂则主要负责成熟制程产品的制造。受到美国政府芯片法案补 贴，美光将在美建设两座先进制程 DRAM 工厂，未来先进 DRAM 产能有望 实现突破。截止至 2024 年 3 月 29 日，美光宣布其位于西安的封测厂将追 加投资 43 亿，总投资达到 110 亿，拓展其 DRAM 封装及测试能力，同时 还在推进对力成半导体西安工厂的整合工作，进一步彰显其破除产能壁垒和 加大中国市场影响力的战略规划，在国内市场暂未明显受到美国芯片法案等 影响。

公司存储芯片产能位于世界前列。存储 IDM 是全球晶圆产能的重要贡献者， 约占全球晶圆产能的约 40%，高于全球纯代工企业（台积电、中芯国际等） 产能总和。目前，12 寸晶圆已经成为存储芯片生产主流晶圆。相对于 8 寸 晶圆，良率相同情况下产能大约提升 1 倍，在生产相同制程芯片时成本更 低，对于芯片降本具有重要意义，是先进生产能力的代表性指标。据集邦咨 询统计，截止至 2023 年 Q3，美光 DRAM 等效 12 寸产能位居全球第三， NAND 产能位居全球第四，均远高于以长鑫存储、长江存储为代表的潜在竞 争对手，产能壁垒较为显著。

4.3. 产品与业务：DRAM 与 NAND 构成公司营收的绝大部分， 下设四大 BU 应对不同应用市场

美光业务较为集中，DRAM 及NAND 产品合计占公司总营收的95%以上， 其余为 NOR Flash 等。DRAM 产品贡献公司绝大部分毛利率，是公司利润 核心来源。产品根据后续封装程度的不同可以分为晶圆、颗粒及模组管理型 NAND 等。

根据下游应用场景，公司业务线下设四大事业部，分别为 CNBU（计算和网 络业务）、 MBU（移动业务）、 EBU（嵌入式业务）和 SBU（存储业务）， 2023 年各事业部营收占比分别为 37%，23%，16%及 23%。

根据硬件类型和应用领域，四大业务部发展格局和前景有所不同。从产品类 型及应用市场来看，CNBU 事业部主要服务于对 DRAM 性能有较高需求的 AI，云/通用服务器、5G 基础设施及图形处理市场，目前已经完成 1β节点 导入，预计将成为未来一段时间的主要增长点。MBU 专注于提供低功耗存 储设备，代表公司最高制程节点与低功耗工艺。EBU 专注于成熟工艺在汽 车、工业及物联网，ARVR 业务的应用，应用场景较多，产品种类广泛。SBU 主要为企业、消费者提供先进工艺 SSD 存储解决方案，引领 NAND 堆叠技 术的行业进步。

4.4. 公司复盘：浪花淘尽终成存储巨头，后来居上技术制胜

4.4.1. 1978 年-1983 年：存储领域后起之秀，设计起家快速崛起

1969 年，Advanced Memory System 公司生产了第一款 DRAM 芯片，随后1970 年，Intel 公司推出了第一个商用 DRAM 芯片，这标志着 DRAM 首次 成为个人电脑的标准存储芯片，半导体存储行业步入公众视野。1978 年， 双胞胎乔和沃德·帕金森以及同事道格·皮特曼于一家牙医办公室的地下室 创立了美光科技（Micron Technology）。他们最初将其设立为一家半导体设 计公司。直到 1980 年，他们说服了包括 J.R. Simplot 和 Allen Noble 在内 的几位当地商人提供财务支持，建立了自己的生产设施，并于 1982 年销售 了第一款 DRAM 产品，正式成为 IDM 芯片厂商。1981 年，美光首批 64K DRAM 实现量产，凭借其良好性能，Micron得以在众多芯片制造商中存活。 此后持续投入经费于 256K DRAM 产品的研发，努力追赶国际巨头的技术 进程。

4.4.2. 1984 年-2002 年：立足北美区位优势，把握时机整合行业资源

凭借多款 DRAM 产品的领先优势，美光成功于 1984 年登录纳斯达克市场， 步入快速成长期。当时，由于日本存储公司 DRAM 技术取得了重大突破， 成功研制出 256K DRAM 技术，并且将良率提高到了 80%，全球存储市场 完全由日本厂商主导。1985 年，日美签署《广场协议》，后日元持续升值， 日本半导体出口产品竞争力下降。1986 年，美国和日本达成了一项半导体 贸易协定，以限制日企在美倾销。多方举措极大限制日本半导体竞争优势， 甚至在 1988 年出现内存芯片短缺，美光则凭借在北美本土的领先优势飞速 扩张，吸纳在美日半导体大战中落败的美国半导体企业。1998 年，美光购 买了德州仪器（TI）的内存芯片业务，包括在德克萨斯州、意大利和新加坡 的工厂。2001 年，公司通过收购合资伙伴神户钢铁公司约 3.5 亿美元的股 份，获得了位于日本的 DRAM 制造商 KMT Semiconductor 的完全所有权。 2002 年公司又以 2.5 亿美元及 150 万 Micron 股票收购 Toshiba 在美 国子公司的 DRAM 业务，同年开发出世界第一款 1Gb DDR DRAM 产品， 成为世界五大 DRAM 供应商之一。

4.4.3. 2003 年-2014 年：多元发展，扩展 NAND 业务后来居上

美光始终寻求多元化的发展战略，在发展历史中先后从事过半导体显示，逻 辑芯片、图形芯片及个人 PC 业务。在存储业务上也积极扩张产品矩阵。 2004 年，美光看到 NAND Flash 产品在堆叠降本上的巨大潜力，在原先 DRAM 和 NOR Flash 基础上，推出首款 NAND 产品。2005 年，美光与英 特尔成立 NAND 合资企业 IM Flash Technologies，使美光获得英特尔先进 的 NAND 技术和知识产权，进入快速增长且利润率高的 NAND 闪存市场。 2006 年，美光收购 Lexar Media，整合存储资源。2007 年，美光和英特尔 率先推出 40 纳米以下 NAND 闪存。2010 年，美光从英特尔、意法半导 体、内华达州和 Francisco Partners 手中收购 NOR 制造商 Numonyx BV； 美光和英特尔宣布推出全球首款 20 纳米 MLC NAND，只需 8 个芯片即 可在单个指尖大小的封装中存储 1Tb 数据，树立了新的存储基准。2012年， 美光成为首家量产采用 hi-k 金属栅极技术 NAND 的公司。2013 年，美光收 购 Elpida Memory Inc. 和 Rexchip Electronics Corporation，一举成为全 球第三大 DRAM 芯片厂商，DRAM 市场从此成为三足鼎立格局。

4.4.4. 2015 年至今：多次引领存储技术革命，量产 HBM3E 具备世界顶尖 水准

经过多年的尝试与打磨，美光最终选择将业务收敛，仅保留具备全球竞争优势的存储业务，持续在半导体存储推出具备里程碑意义产品。2015 年，美 光和英特尔宣布推出 3D XPoint 技术，几十年来首次开拓了全新的内存类 别。这种非易失性存储器的速度比 NAND 快 1,000 倍，耐用性高 1,000 倍。同年，美光和英特尔还推出 3D NAND，成为有史以来开发的最高密度 闪存，3D NAND 标志着半导体存储的一个重要转折点。通过垂直堆叠数据 存储单元层，3D NAND 的容量是平面 NAND 技术的三倍。2016 年，基于 公司图形芯片开发经历，美光推出全球最快图形 DRAM GDDR5X。 GDDR5X 提供高达 14Gb/s 的数据速率，基本上是之前 GDDR5 内存带 宽的两倍。

2018 年，美光推出业界首款四级单元(QLC) NAND SSD，容量达到 7.68TB， 位密度较三级单元 (TLC) NAND 高出 33%，加速 NAND 对硬盘驱动器市 场的进一步侵吞。2020 年，美光推出业界首款 176 层 NAND 闪存，同时 推出 GDDR6X，系统带宽提升至每秒 1 太字节 (TB/s)；2021 年，推出业 界首款 1α DRAM 工艺技术 1α (1-alpha) 节点，在位密度、功耗和性能 方面实现了重大改进。2022 年，美光进一步将 NAND 堆叠层数提升至 232 层； 2024 年 2 月 26 日，美光宣布已开始批量生产 HBM3E 解决方案。 美光的 24GB 8H HBM3E 将成为 NVIDIA H200 Tensor Core GPU 的一部 分，该 GPU 将于 2024 年第二季度开始发货，标志着美光成为全球第二 家量产 HBM3E 的厂商，其产品具备顶尖水准。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）