2025年新思科技研究报告：AI驱动EDA工具链革新，引领芯片设计智能化浪潮

1. 发展历程与业务版图

1.1. 公司发展历程回顾

初创与早期发展（1986–1992）

1986 年，Aart de Geus、David Gregory 和 Bill Krieger 在美国北卡罗来纳州 创立 Optimal Solutions，专注于逻辑综合技术，目标是将 RTL 代码快速转化 为门级网表。 同年，公司更名为 Synopsys，意在强调对“设计摘要”自动化的承诺。 1992 年，新思科技在纳斯达克上市，获得资本支持，加 速业务扩张。

产品线拓展与扩张（1992–2010）

1994 年，收购 Logic Modeling，1997 年收购 EPIC Design Technology，补齐 仿真验证和版图布局能力，逐步形成 EDA 全流程工具。 2002 年，通过收购 Avant！，巩固数字前端设计工具优势。

全球化布局与技术升级（2010–2023）

2012 年，收购 Magma，整合物理设计工具，实现数字前后端全流程覆盖。 2023 年，推出 Arm Total Compute Solutions 2023（TCS23）平台，应对 2nm 制程芯片设计挑战。 2024 年，宣布剥离 SIG（软件完整性）业务，聚焦核心 EDA 与 IP 业务。

里程碑式收购：整合 Ansys（2024–2025）

2024 年 1 月宣布以 350 亿美元收购 Ansys（全球 CAE 仿真软件龙头），交 易于 2025 年 7 月完成。 收购后，新思科技整合 Ansys 的多物理场仿真技术，拓展至“芯片到系统”设 计，总潜在市场（TAM）扩大至 310 亿美元。

1.2. 核心业务板块

电子设计自动化产品（EDA）

产品覆盖从逻辑综合、时序分析到物理设计、验证，覆盖芯片设计全流程。 2024 财年授权费收入占总营收的 82.87%，毛利率超过 80%，彰显 EDA 工 具的高附加值，下游行业涵盖 AI 芯片、HPC、汽车等新兴技术领域，推动 EDA 需求。根据 Iconnect007 机构测算，2023~2028 年 EDA 行业复合增速 预计提升达 10.26%。

半导体知识产权（IP）

产品线包括接口 IP、安全 IP、数据处理 IP、NPU、DSP 等，2024 财年公司 IP 业务收入占比达 31.6%。公司持续提升 IP 库，典型案例包括 2025 年推出 的 PCIe 7.0 IP 解决方案，支持 1.6T 以太网传输，已被多家客户采用。

系统仿真与分析（收购 Ansys 后新增）

合并后 Ansys 的多物理场仿真工具（如 RedHawk-SC、Totem）将与新思科 技 EDA 工具结合，支持芯片-系统协同设计。主要应用场景在汽车电子、工 业设备，航空航天。

1.3. 投资亮点

AI 驱动开启 EDA 工具智能化新纪元。新思科技自 2020 年起加速推进人工 智能与 EDA 工具的深度融合，2020 年 3 月推出业界首个 AI 驱动的设计解 决方案 DSO.ai，开创了芯片设计自动化新范式。2023 年成为技术突破关键 年，3 月连续发布 VSO.ai 验证解决方案和 TSO.ai 测试解决方案，9 月推出 覆盖芯片全生命周期的数据分析平台 Design.da、Fab.da 和 Silicon.da，11 月 正式发布 Synopsys.ai Copilot，形成完整的 AI 赋能工具矩阵。这一系列创新 使公司 EDA 产品线完成从单点工具到系统级智能平台的升级，支撑其在先 进制程领域保持技术领先。

并购战略构建全流程技术护城河。新思科技通过 350 亿美元收购 Ansys 的 战略决策，实现 EDA 与多物理场仿真技术的深度融合，更加拓宽了新思科 技的业务范围。相较于 Cadence 收购 BETACAESystems 强化结构分析、 Siemens EDA 收购 Excellicon 完善时序约束管理的差异化路径，新思科技选 择 Ansys 凸显其打造"芯片-封装-系统"协同设计生态的决心。

战略重心向系统级创新加速迁移。面对 SysMoore 时代系统复杂性的挑战， 新思科技在 2024 年完成软件完整性业务剥离，聚焦 EDA 与 IP 核心业务。 与台积电等代工厂的合作模式从工艺跟随升级为联合开发，2023 财年中国 区收入达 8.86 亿美元，占总营收 15%，印证本土化战略成效。订阅制收入 在 2024 年财年达的 52%，现金流结构改善支撑近年来接近年均 15%的研发投入增长，为 3DIC、Chiplet 等前沿技术布局提供充足弹药。

技术路线选择彰显前瞻视野。创始团队提出的“超融合设计”理念在先进制 程竞争中展现了强大优势。通过引入 Ansys 的多物理场仿真能力，团队打 通了从“硅芯片设计”到“系统级解决方案”——涵盖工业、汽车和航空航天等 多个领域的全流程设计闭环。

2. 财务分析

2.1. 近三年财务表现

营收及 Non-GAAP 净利润情况：公司 FY2022、FY2023、FY2024 营业收入 分别为 50.82 亿美元、53.18 亿美元、61.27 亿美元,近两年同比分别增 4.7%、 15.2%。预测公司 FY2025E、FY2026E、FY2027E 营业收入分别为 64.34 亿 美元、74.70 亿美元、85.45 亿美元,同比分别增 5.0%、16.1%、14.4%。 公司 FY2022、FY2023、FY2024 归属于母公司 Non-GAAP 净利润分别为 13.93 亿美元、17.37 亿美元、20.86 亿美元,近两年同比分别增 32.7%、34.0%。 预测公司 FY2025E、FY2026E、FY2027E 归属于母公司 GAAP 净利润分别 为 21.95 亿美元、25.34 亿美元、29.10 亿美元,同比分别增 34.1%、33.9%、 34.1%。

净利润率情况：公司 FY2022、FY2023、FY2024 净利润率（Non-GAAP）分 别为 27.4%、32.7%、34.0%。预测公司 FY2025E、FY2026E、FY2027E 净 利润率（Non-GAAP）分别为 34.1%、33.9%、34.1%。

研发、销售及行政费用情况：公司 FY2022、FY2023、FY2024 研发费用投 入分别为 16.80 亿美元、19.47 亿美元、21.09 亿美元；研发费用率分别为 33.1%、36.6%、34.4%。公司 FY2022、FY2023、FY2024 销售及行政费用分 别为 11.63 亿美元、13.27 亿美元、14.99 亿美元；销售及行政费用率分别为 22.9%、25.0%、24.5%。公司 FY2025E、FY2026E、FY2027E 研发费用率预 测分别为 35.7%、35.4%、35.4%，销售及行政费用率预测分别为 23.2%、 22.5%、22.5%。

公司运营及周转率情况：公司 FY2022、FY2023、FY2024、FY2025E、FY2026E、 FY2027E（含三年预测）流动比率分别为 1.1x、1.1x、2.4x、10.7x、10.4x、 10.0x；速动比率分别为 1.0x、1.0x、2.3x、10.4x、10.1x、9.8x。 公司 FY2023、FY2024、FY2025E、FY2026E、FY2027E（含三年预测）总 资产周转率分别为 0.5x、0.5x、0.3x、0.3x、0.3x；流动资产周转率分别为 1.7x、1.2x、0.6x、0.4x、0.4x。公司资产负债情况：公司 FY2022、FY2023、 FY2024、FY2025E、FY2026E、FY2027E（含三年预测）流动比率分别为 1.1x、 1.1x、2.4x、10.7x、10.4x、10.0x。 我们认为，公司现金结构会随合并 ANSS 进度逐渐发生积极变化，流动现 金逐渐回到合理区间，资本运用效率逐渐趋于正常水平。

2.2. 现金流与资本回报

公司现金流表情况稳健，近一年融资活动现金流活跃，为资本市场并购提供 充足现金储备。公司 FY2022、FY2023、FY2024、FY2025E、FY2026E、 FY2027E（含三年预测）经营活动现金流分别为 17.4 亿美元、17.03 亿美元、 14.07 亿美元、-0.19 亿美元、16.58 亿美元、18.51 亿美元；投资活动现金流 分别为-5.7 亿美元、-4.82 亿美元、12.23 亿美元、-2.83 亿美元、-7.47 亿美 元、-5.13 亿美元；融资活动现金流分别为-11.2 亿美元、-11.97 亿美元、-1.81 亿美元、101.55 亿美元、4.00 亿美元、-0.20 亿美元。

公司长期资本配置效率和股东回报能力均表现优异。新思科技的 ROIC（投资资本回报率）10 年中位数为 13.1%，ROE（净资产收益率）为 14.4%，且 ROIC 介于 ROA（8.8%）和 ROE 之间，说明公司在低杠杆（Debt/Equity 仅 为 0.1）的情况下，通过高运营效率（毛利率 78.0%、EBIT 利润率 17.3%） 实现了稳定的资本回报。 公司资本结构稳健，资产主要由权益支撑（Assets/Equity 为 1.6），财务风 险较低。公司过去 10 年的 EPS 复合增长率高达 24.4%，自由现金流（FCF） 增长 11.1%，进一步验证了盈利质量和资本回报的可持续性。然而，公司近 期长期负债增长较快，为在资本市场并购进行足量现金储备。总体来看，新 思科技的 ROIC 和 ROE 表现突出，资本结构健康。

3. 行业分析与竞争格局

EDA 是半导体产业链的中上游环节，属于芯片设计支撑类基础设施，是集 成电路设计环节中不可或缺的一环。电子设计自动化（Electronic Design Automation，简称 EDA），为半导体行业产业链中的一环，由软件、硬件和 服务构成。EDA 工具是工程师用于完成半导体芯片设计的专用软件，主要 用于集成 IP 核和自定义设计内容。借助这些工具，工程师能够对芯片进行 设计、仿真和功能验证。 现代芯片设计流程通常涉及四十多个独立环节，大多数设计人员会在每个 步骤中灵活选择最适合的 EDA 工具以提高效率和设计质量。EDA 软件作 为“设计阶段”的关键输入资源，与 IP 核共同构成了芯片功能实现的基础。 EDA 工具广泛应用于芯片的规划、功能建模、逻辑实现、验证和物理实现， 是连接芯片设计与制造的核心中介技术。因此，EDA 可被定位为半导体产 业链的中游偏上环节，属于设计支撑类基础设施。

3.1. 行业规模：创新技术驱动行业规模持续增长

全球 EDA 市场呈现技术驱动型增长特征。根据 Factmr 机构预测，2024 年 全球 EDA 市场规模达到 184.5 亿美元。在半导体产业复苏和 AIoT 等新兴 需求推动下，预计 2034 年将突破 376.8 亿美元，2026 年进一步增至 183.34 亿美元，2024-2034 年复合增长率达 7.4%。我们认为，未来行业增长核心驱 动力主要来自先进制程演进，3nm 以下工艺依赖 GAAFET 结构设计工具和 OPC 光刻优化工具，新思科技等国际巨头通过 PDK 绑定形成"工具-工艺-设 计"闭环生态。

EDA 占据半导体价值链顶端战略地位。根据新思科技 2025 年二季度公司 公告材料，全球半导体产业链中半导体市场规模约 6830 亿美元，并带动下 游约 2.5 万亿美元电子产品市场。其中 EDA 工具和 IP 授权构成技术底座。 全球 EDA&IP 工具市场规模 205 亿美元，虽仅占半导体行业总规模的 3%， 但撬动超过 5000 亿美元的芯片设计产值。(见上图)国际厂商通过 PDK 开发 深度绑定代工厂工艺节点，台积电 5nm PDK 仅适配新思科技工具，形成难 以突破的生态壁垒。国内 EDA 企业虽在模拟电路等细分领域取得突破，高 端数字芯片设计仍依赖进口工具。

3.2. 竞争格局：三巨头构筑超 70%市场份额的寡头格局

全球电子设计自动化（EDA）市场由 Synopsys、Cadence 和 Siemens EDA 三 大巨头主导，形成了一个稳固的寡头市场格局。据 Trendforce 援引 EEtimes 统计，这三家公司合计占据了全球 EDA 市场 74%以上的市场份额（三巨头 构筑超 70%市场份额的寡头格局）。其中，Synopsys 占据 31%的市场份额， Cadence 占据 30%的市场份额，而 Siemens EDA 则占据了 13%的市场份额。 这一市场格局不仅在全球市场中占据主导地位，同时在中国市场也形成了 超 80%的垄断局面。 在这种寡头市场格局下，三巨头通过不断的技术创新和并购策略，巩固了自 己的市场地位。此外，技术并购成为三巨头巩固市场优势的核心策略。例如， Synopsys 通过在 2002 年收购 Avanti 公司，成功补足了数字集成电路全流程 能力。(见上文)而在 2018~2023 财年期间，Synopsys 的研发投入占比持续超 过 30%。 2025 年，Synopsys 与 Ansys 公司达成合作，进一步强化了其在仿真分析领 域的优势。除了技术创新和并购策略外，政策环境也在加剧市场的集中度。 美国商务部在 2025 年 7 月撤销了对华出口管制，但 14nm 以下先进制程工 具仍然受到限制。我们认为，这一政策变化使得三巨头在高端市场中的议价 能力持续增强，进一步巩固了他们在市场中的优势地位。

3.3. EDA 行业护城河：工艺绑定与生态闭环构筑多重转换壁垒

工艺绑定构筑用户转换壁垒。在客户切换成本维度，台积电 5nm PDK 仅适 配 Synopsys, Mentor graphics（现西门子 EDA）和 Cadence 工具链，形成"工 具-工艺-设计"三位一体的闭环生态，客户若切换 EDA 供应商需重新构建整套设计流程，需要承担极高的成本。在客户粘性层面，设计规则检查（DRC） 失败率每降低 1%可节省千万级流片成本，而国产 EDA 在高精度 EDA 方面 仍和国外龙头有一定差距，我们认为，现有条件加上已有涉及资产的迁移和 验证成本，进一步加剧客户更换工具的经济与时间障碍。 专利壁垒方面，以行业巨头英特尔为例，其通过建立 Foundry Accelerator – EDA Alliance，与行业龙头 EDA 厂商（Synopsys、Cadence、Siemens EDA、 Ansys）深度绑定，提供从概念设计、仿真、签核到高级封装（EMIB、Favero’ s）的统一优化流程（tool-flow co-optimization），从而显著加速客户上市时 间。与此同时，搭建覆盖多芯片与 IP 整合的生态，形成强大的客户锁定效 应与工具链壁垒。

3.4. 接口 IP 行业护城河：卡位先进技术节点

3DIC 技术催生系统级设计新范式。台积电先进封装技术的规模化应用为接 口 IP 创造增量空间，其 CoWoS 产能计划从 2023 年的月均 1.5 万片提升至 2026 年的 6.5 万片，直接带动 PCIe/USB 等高速接口需求。数据中心和汽车 电子成为核心增长极，CREDO TECHNOLOGY 预计高速接口市场规模将从 2022 年的 20 亿美元跃升至 2025 年的 50 亿美元。

先进工艺 IP 库覆盖全产业链需求。新思科技在 5nm 及以下工艺节点完成 IP 产品矩阵布局，与台积电 3D Fabric 平台形成深度协同。台积电先进封装 技术贡献 2023 年约 30%的营收，其 CoWoS 产能扩张计划与新思科技 IP 产 品形成共振效应。公司研发费用重点投向模拟验证、AI 加速引擎等前沿领 域，支撑其在HPC市场的领先地位。数据显示HPC平台收入占比已达53%， 且有线接口 IP 市场在 2024 年实现 23.5%增幅，验证技术路线的有效性 。 IP 复用技术显著优化客户 TCO 结构。新思科技通过标准化 IP 核降低客户 开发成本，亿欧智库测算半导体 IP 与下游芯片设计的撬动比值为 1:100 。 公司持续投入研发，为 IP 复用技术研发提供充足资金保障。在 AIoT 应用 场景中，Proteus OPC 软件与 cuLitho 的整合使光学修正效率提升 40 倍，帮 助客户缩短研发周期 。我们认为，这种技术协同效应将推动设计 IP 业务毛 利率维持在 60%以上，同时使客户单项目开发成本降低 25%-30%，形成显 著的规模经济优势。

4. 新技术充实公司产品矩阵，龙头地位稳固，引领行业 持续发展

4.1. AI 与云端部署重塑工具链价值中枢

AI 技术重构 EDA 工具链价值中枢。AI/ML 在 EDA 领域的渗透已形成逻辑 综合、物理设计和验证三大核心应用场景，2025 年技术渗透率呈现加速提 升态势。新思科技推出的 DSO.ai 解决方案已被英伟达、AMD 等 20 家客户 应用于超百个项设计项目，带动 AI 工具相关订单合同额提升。技术演进路 径中，跨阶段预测优化与多目标协同成为主要突破方向，但 AI 模型泛化能 力不足仍是关键制约因素。目前 AI 技术成为各家海外 EDA 头部企业发力 重点，其中西门子 EDA 通过收购 Solido Design Automation 构建的智能验证 系统，可将缩短芯片设计验证周期，同时优化 PPA 指标。

AI 产品定价模式重构软件商业模式。AI 产品定价模式重构软件商业模式。 DSO.ai 等 AI 驱动工具采用工作量计费模式，与传统 EDA 软件的用户数授 权形成差异化竞争。以 RunLLM 为代表的 AI 工具正从传统的授权模式转 向“按工作量和时间计费”，实现更灵活、更具成本效益的商业模式。 云端部署重塑行业商业模式格局。云端 EDA 工具的商业模式正经历根本 重构：全球云 EDA 市场规模在 2024 年已达约 33 亿美元，预计未来十年 将以接近 10%（如 9.6%）的年均复合增长率继续扩展。 Synopsys 的 Synopsys.ai Copilot 作为首批云–本地混合部署型生成式 AI 设计助手，通 过 Azure 平台加速 EDA 工作流程，现已快速推广。

4.2. PDK 协同开发强化先进制程生态壁垒

PDK 协同开发构筑先进制程护城河。PDK 协同开发构筑先进制程护城河。 新思科技与台积电（TSMC）在 3nm 制造技术（N3）领域的深度合作，基 于最新设计参考手册（DRM）和工艺设计工具包（PDK）构建了全流程数 字与定制设计平台，使客户能够充分发挥 TSMC N3 技术的 PPA 优势。 我们认为，在 2025 年全球 7nm 及以下制程芯片产能占比不断提升的背景下， 这种 PDK 级别的协同创新为新思科技锁定了高端芯片设计市场的技术话语 权。 计算光刻合作强化设备生态壁垒。ASML 预计 2025 年其 EUV 系统营收 将增长约 30%，并在设备产能上持续扩张，目标在当年部署约 90 台 EUV 和 600 台 DUV 系统。新思科技通过与 ASML 和 NVIDIA 在计算光刻领 域展开合作。其协同方案将 OPC 运算时间从数周降为数日，实现亚纳米级 精度，有助于提升 N3 等先进节点的生产一致性与良率。 Chiplet 接口标准定义产业新秩序。Synopsys 于 2024 年发布的 40 Gbps UCIe IP 解决方案支持 UCIe 1.1/2.0 标准，包含控制器、PHY 和验证模块，兼容 有机基板和高密度先进封装；其 PHY 带宽效率较标准提升约 25%，达至 12.9 Tbps/mm，从而巩固了 Synopsys 在 Chiplet 接口技术中的领先地位。

4.3. 先进封装催生系统级设计新范式

3DIC 技术催生系统级设计新范式。Multi-Die 架构的普及推动 EDA 工具链 从单芯片设计向系统级协同演进，设计复杂度呈现指数级增长。新思科技针 对异构集成开发的 3DIC Compiler 解决方案，集架构探究、设计、实现和 signoff 于一体，并且优化了信号、功率和热完整性。3DIC Compiler 可提供 强大的三维视图功能，为 2.5D/3D 封装可视化提供直观的环境，显著减少 设计到分析的迭代次数，并最大限度地缩短整体集成时间。

系统级验证复杂度提升驱动营收结构性增长。3DIC 技术正推动 EDA 工具 链从单芯片走向系统级协同，带来指数级设计复杂度增长。 Synopsys 的 3DIC Compiler 平台提供从架构探索到封装签核的系统级多物理场协同环 境，有效支持热、电、信号完整性分析，帮助客户加速设计收敛并提升 PPA 效率。 这种技术演进反映在财务表现上，系统级验证服务收入体现在“维 护及服务”业务单元，该业务模块 2024 同比增长超 22%，成为 2024 财年 营收增长最快的业务单元。

4.4. 硬件仿真系统突破驱动验证效率革命

硬件仿真系统性能突破推动客户价值升级。在 AI 算子验证场景中， Synopsys 的 VC Formal Datapath Validation（基于 HECTOR） 与 ML 驱动 的 Formality Equivalence Checking（DPX） 配合使用，使乘加类复杂算子 验证效率提升至传统方法的最高五倍，显著缩短验证周期，并实现全算子级 “精准扫描”，突破依赖经验的验证模式。

跨行业验证需求催生原型解决方案迭代。我们认为，在 AI 芯片验证中，对 TOPS/TFLOPS 等算力指标的精度验证及多参数覆盖，成为验证工具升级的 核心驱动。例如，NVIDIA 的 V100、A100、H100 三代架构均引入 Tensor Core，支持多精度算力验证；其中 A100 的第三代 Tensor Core 提供高达 312 TFLOPS 和稀疏加速至 624 TOPS，H100 则在此基础上实现约 2× 的 性能提升。这类高复杂度算力架构的验证技术，正逐步渗透至汽车电子及工 业控制等更广泛领域。 验证即服务模式重构行业生态体系。新思科技通过订阅制服务将验证工具 的使用转化为持续服务收入。服务化转型带来的边际成本优势显著，并通过 云化部署引入 ChipSpot 技术，将单客户云验证成本压缩近 75%。这种商 业模式创新与系统级验证需求形成良性迭代，有望推动验证服务收入进一 步增长。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）