2026年玻璃基板行业研究报告：产业步入工程攻坚阶段，静待未来商业化落地

先进封装&玻璃前景

封测处于半导体产业链下游

半导体封装起到保护芯片、电气连接、机械连接和标准规格化等作用。半导体器件生产流程包含芯片设计、前道晶圆制造、后道 封装测试，其中半导体封装是指将通过测试的晶圆加工得到独立芯片的过程，即将制作好的半导体器件放入具有支持、保护的塑 料、陶瓷或金属外壳中，并与外界驱动电路及其他电子元器件相连的过程。 先进封装工艺提升系统性能。从封装工艺演变来看，其已从上世纪70年代前的通孔插装迈入21世纪的先进封装时代（涵盖TSV、 2.5D/3D堆叠、晶圆级封装、扇出型封装等），同样其在性能上，已由早先简单的“保护壳”成为提升芯片性能的关键之一，考 虑到摩尔定律放缓、先进制程研发难度较大，“成熟工艺+先进封装”仍能有效提升产品性能，封测在全产业链地位上愈发提升。

后摩尔时代，先进封装延续摩尔定律，重要性提升

后摩尔时代，更先进制程所带来的边际效益下降、成本大幅提升。在28nm至5nm的工艺节点，模拟I/O、内存、逻辑电路三者缩 放速度出现显著差异，同时在5nm以下，晶体管密度提升幅度明显放缓。单位面积成本方面，14nm以下的单位有效面积成本大 幅提升。 台积电CoWoS先进封装客户为英伟达、AMD、博通等，集成TSV、2.5D/3D、异构集成等领先技术。CoWoS通过在硅晶圆片 上安装裸芯片（die）并与中介层（interposer）结合，再将其封装于有机封装基板（通常为ABF基板）上，从而形成高密度的 2.5D/3D 系统级封装。CoWoS 的核心在于使用中介层作为互联层，可以将处理器、加速器与堆叠式高带宽存储（HBM）等多种 芯片集成在一个平台上，提高带宽和功耗效率。其他类似的先进封装方案还有英特尔EMIB/FOVEROS、三星I-Cube（2.5D封装） 和X-Cube（3D封装）等。

AI和HPC推动，预计2030年先进封装市场规模近800亿美元

受益AI和HPC推动，预计2030年先进封装市场近800亿美元。根据Yole，2024年先进封装市场规模460亿美元，同比大增19%， 展望2030年预计将超过794亿美元，2024-30年CAGR达9.5%。细分市场上，2024年移动与消费电子仍是最大市场，占比约70%， 预计通信与基础设施将是增长最快的细分市场，2024-30年CAGR达14.9%，主要受益于AI加速器、GPU、云与数据中心需求、 以及Chiplet架构的普及。封装企业方面，英特尔、索尼、三星等下游客户偏重通信与基建，安靠科技、日月光、长电科技等在汽 车电子享有盛誉，台积电涉足消费电子、通信等，包括为苹果公司提供InFO、为英伟达GPU提供CoWoS方案。 目前台积电CoWoS是AI芯片（如英伟达GPU等）主流选择，CoWoS技术成熟度高、良率稳定，已经多代演进（如CoWoS-S、 CoWoS-R、CoWoS-L等），不同版本针对不同性能和成本需求优化。例如，CoWoS-R/L 采用更大硅晶圆面积、改进的线路密 度和封装材料，以支持更大的GPU模组和更多HBM堆叠。

现有封装材料体系遇瓶颈，玻璃有望接棒，成为下一代中介层、 封装基板材料

玻璃有望接棒传统中介层材料，提供芯片间更高密度互连。以台积电CoWoS为例，当前英伟达Blackwell、Hopper产品主要采用 CoWoS-S（硅中介层）、CoWoS-L（局部硅互连+RDL），AI芯片&HBM堆叠在中介层上，中介层作为芯片“桥梁”影响重大。 传统硅中介层虽性能佳但成本高，有机中介层成本低但高频损耗大、热膨胀、翘曲较大。玻璃相比而言，具备优异射频性能、低 膨胀系数、高机械强度及原材料成本低的优势，能够提供更低功耗、高速的信号传输。 有机基板正逼近其物理极限，玻璃基板延续封装密度和集成规模的提升，为数据中心、AI提供改变游戏规则的解决方案。当前随 着AI芯片封装规模的逐代升级，集成芯片的数量也不断增加，已不断逼近有机基板的极限，基板制造良率大大降低，翘曲量增加、 可靠性下降，成本较高。对比而言，使用玻璃作为芯层，材料上，其表面平整度、翘曲量、湿热抗性远高于芯层有机材料，从而 提升制造精度，布线密度超过当前ABF基板极限。封装尺寸上，随着AI芯片功能复杂度提升，封装面积变大，大尺寸的玻璃基板 能更好满足系统性集成的需求。

板级封装&全球产业趋势

封装行业演变：由圆变方，板级封装已在PMIC电源、RFIC射 频等中低端市场实现量产

板级封装在降本提效、适配大尺寸芯片等具备优势。扇出型面板级封装FOPLP对应晶圆级封装FOWLP，是将die重构在更大的方 形载板上进行Fan-Out的技术，核心优势在降本，以300mm晶圆级封装与515mm×510mm面板级封装对比，面板级封装的芯片 占用面积比高达93%，而晶圆级封装仅64%，同时，FOPLP可以利用板级的大空间提高封装效率，更适配大尺寸芯片。 FOPLP低端制程（采用金属基板等）已量产出货，玻璃通孔TGV仍待攻克，冲击AI、HPC高端市场。作为中国台湾面板龙头，群 创光电利用多年的大尺寸面板制造经验，积极转型半导体封测，其FOPLP技术蓝图分三阶段，首先Chip First（先晶片）制程， 已在25年二季度正式量产出货，采用金属基板进行封装，月度出货达百万颗级别，用于PMIC电源、RFIC射频等较低I/O产品；其 次为布局中高阶产品的重布线层（RDL First）制程，预计1-2年内导入量产，用于消费级芯片；最后技术难度最高的玻璃通孔 TGV制程，将与合作伙伴共同研发，估计尚需2-3年才能投入量产，用于AI和HPC。

封装行业演变：玻璃通孔TGV是板级封装未来在AI芯片等高端 市场突破的关键

三大类厂商（封测厂、晶圆代工厂、面板厂）积极布局FOPLP。扇出型封装份额上，板级封装仍是小众，占比10%以内，近些年 来多家大厂投入研发，积极攻克大板翘曲、芯片组装精确度、设备材料等产业化瓶颈，除群创等面板大厂跨界外，老牌封测大厂 （日月光、力成科技等）均积极布局，日月光23年底宣布扩张并投资产线，产线预计25年底完成试产，26年起送样客户进行认证。 根据TrendForce，AMD 已与日月光接洽讨论以FOPLP封装PC处理器，高通则与日月光洽谈将电源管理IC采用FOPLP。此外，根 据Digitimes报道，马斯克同样正筹划在美国建造FOPLP新厂，最快26年三季度底正式量产。 基板材料向玻璃升级，是FOPLP产业升级关键，预计未来1-3年内有望陆续在CPU、AI/GPU等领域实现量产。群创光电目前已 量产的Chip-First版本，线宽约为10μm，以低端应用为主，后续若想突破进军高端市场，工艺、材料的升级尤为关键，玻璃通孔 TGV技术因支持更高密度的布线尤为关键。力成科技表示预计2027年起FOPLP可逐步对高阶CPU/AI应用贡献营收。