2026年通信行业专题研究：CPO通信器件深度剖析

CPO交换机量产落地，英伟达与博通领跑

英伟达架构：Quantum-X 与Spectrum-X 双平台落地

英伟达面向扩展网络的 CPO 交换机平台，包括 Quantum-X Photonics 与 Spectrum-X Photonics 两条产品线，在 GTC 2025 上首次发布。

Quantum-X Photonics：液冷 InfiniBand CPO 交换机系统 Q3450（Q3450-LD），搭载四颗 Quantum-X ASIC， 总计 144 个 MPO 物理端口，整机全双工带宽达 115.2 Tbps，单颗 ASIC 吞吐能力 28.8 Tbps。

Spectrum-X Ethernet Photonics：CPO 以太网交换芯片已进入全面量产阶段， 512 lane 200G-capable CPO 以 太网交换机系统，已集成至 Vera Rubin 平台中的 Spectrum-6 SPX 网络机架，采用 102.4 Tb/s 交换芯片。

两条产品线均采用 TSMC 先进 3D 堆叠硅光子引擎技术（COUPE），搭载高输出功率外置激光器（ELS）及直连光纤 连接架构，实现高带宽、高能效与高可靠性的协同设计。

Quantum-X：115.2T液冷交换机，3D堆叠引擎构筑高带宽底座

Quantum-X Photonics 液冷交换机系统 Q3450 （Q3450-LD）搭载四颗 Quantum-X 芯片（ASIC），总计 144 个MPO物 理端口，整机全双工带宽达 115.2Tbps，单颗 ASIC 吞吐能力为 28.8Tbps。 

在架构层面，每颗 ASIC 集成 6 个光学子组件，每个子组件包含 3 个硅光引擎，即单 ASIC 共 18 个光引擎。每个光引擎由一个 光子集成电路（PIC）与一个电子集成电路（EIC）构成，配置 8 个发送和 8 个接收通道。电气端由 200G PAM4 SerDes 驱动， 光学端采用 8 个基于 PAM4 调制的微环调制器（MRM），单调制器速率 200Gbps，因此单个光引擎可提供 1.6Tbps 带宽，对 应单 ASIC 总光带宽 28.8Tbps。

在制造工艺方面，英伟达采用 TSMC 硅光紧凑型通用光子引擎（COUPE）技术，通过 3D 晶圆级堆叠（Chip-on-Wafer, CoW）及先进封装，将 EIC 与 PIC 实现高密度集成，从而缩短信号路径并提升功率与热效率。

Spectrum-X：全面量产的首款以太网CPO，大幅优化光电能效比

Spectrum-X Ethernet Photonics的 CPO 交换芯片已进入全面量产阶段；作为全球首款全面集成的 512 lane 200G-capable CPO 以太网交换机系统，已集成至 Vera Rubin 平台中的 Spectrum-6 SPX 网络机架。

该系统采用 102.4 Tb/s 交换芯片，具备 512 条 200 Gb/s CPO 通道，并使用多芯片模组封装（SN6800 为 4 芯片并行，可扩展 至 409.6 Tb/s），在单一紧凑空间内集成多个硅光引擎，最高配置可达 32 个。单个光引擎包含 16 个发送通道和 16 个接收通道， 单引擎带宽最高可达 3.2 Tb/s，从而进一步提升以太网数据中心的光电集成密度。

在能效方面，传统 1.6Tbps 可插拔光模块功耗约 30W，其中超过一半消耗于 DSP。通过将硅光器件直接集成至交换机封装内部并 取消 DSP 结构，英伟达 CPO 方案在系统层面实现了最高可达 5 倍的光功率效率提升，以及 10 倍的网络韧性提升（相较传统可 插拔收发器）。方案同时减少激光器数量约 4 倍，从而降低运营成本与网络中断风险，提升 AI 数据中心的可增长性和可靠性。

面向未来，Kyber（2026/2027）将首次引入 copper + CPO 的 scale-up 架构，而 Feynman（2028）则将进一步导入（包括 NVLink8 CPO、Spectrum7、CX10等），支撑从芯片到机架再到吉瓦级AI工厂的极端协同设计演进。

博通：从 Bailly 到 Davisson，持续引领CPO交换平台

博通是最早实现支持CPO系统的厂商之一，在英伟达加入之前，也是唯一一个发布了配备CPO的生产系统（其Bailly和Humboldt 交换机）的厂商。其 Tomahawk 5 – Bailly（TH5-Bailly）为业内首个量产 CPO 解决方案；该系统基于 Tomahawk 5 交换 ASIC 构建，整机带宽 51.2Tbps，全面采用光 I/O 架构。

在架构层面，TH5-Bailly 集成 8 个光引擎，每个光引擎带宽 6.4Tbps，对应 64 条 100Gbps 通道；总计 512 条。相比上一代 Tomahawk 4-Humboldt 的 3.2Tbps 光引擎，单引擎通道规模实现提升，提高了带宽密度。

在早期技术路径中，博通曾多次迭代采用 SPIL 开发的扇出晶圆级封装（FOWLP）方案，但由于寄生电容较大，电信号需通过 Through-Mold Vias（TMV）传输至电接口芯片（EIC），单通道速率难以扩展至 100Gbps 以上，限制了系统向更高速率演进 的能力。

为突破该限制并保持技术领先地位，博通转向基于 TSMC COUPE 技术的封装架构，进一步降低信号调理需求，并最大限度地减 少了迹道损耗和反射，为更高单通道速率与更大规模集成提供了可扩展平台。

台积电COUPE主导器件生态，光引擎与ELS为成本核心

硅光引擎（OE）：PIC与EIC协同，支撑高带宽转换

硅光引擎（OE）是 CPO 交换机内部实现高速光电转换的核心模块，用于完成电信号与光信号之间的互连转换。其结构由两部分构成： 光学部分（PIC）与电学部分（EIC）。二者通过紧密集成实现电光协同工作，是 CPO 架构实现高带宽与高能效的关键基础。

1）PIC（Photonic Integrated Circuit，光子集成电路）

核心光学组件包括：调制器（Modulator）、硅波导（Waveguide）、光电探测器（Photodetector）。

Quantum-X800 硅光引擎采用 TSMC N6 工艺的电光协同设计芯片，集成约 2.2 亿个晶体管，单片整合约 1000 个光子器件；典型 功耗约 9W。

在光子制造平台方面，PIC 基于 SOI N65 节点生产。台积电提供完整的硅光设计与制造支持体系，包括光子电路设计、版图验证， 以及涵盖射频、噪声与多波长效应的仿真建模；其 300mm 硅光 PIC 平台为大规模生产提供了工艺基础。

2）EIC（Electronic Integrated Circuit，电子集成电路）

核心组件主要包括：高速调制驱动器（Driver）、跨阻放大器（TIA）、控制逻辑电路、加热器控制模块。

TSMC EIC 采用 N7 节点制造，集成高速光调制驱动与信号放大电路，并通过热控制电路实现调制器波长稳定。

Quantum-X800 ASIC 基于 TSMC 4N 工艺制造，晶体管规模达 1070 亿个，吞吐量达到 28.8Tb/s。该 ASIC 与多个硅光引擎协 同工作，共同构成 CPO 交换系统的高带宽基础。此外，台积电逻辑工艺已推进至 2nm 节点，为未来 EIC 性能升级提供工艺延展空 间。

3）COUPE Silicon —— 台积电硅光3D堆叠方案

COUPE（Compact Universal Photonic Engine，紧凑型通用光引擎）是台积电基于 SoIC® 3D 混合键合技术构建的硅光平台， 其核心在于通过晶圆级垂直堆叠，将电子集成电路（EIC）直接键合至光子集成电路（PIC）之上，在芯片尺度实现电光单元的紧密耦 合。

与其他键合方法相比，SoIC™混合键合具备更小键合间距与更高互连精度，使PIC–EIC接口组合密度提升至少16倍，寄生电容降低 约85%，在相同功耗条件下，可实现约40%的能耗下降或最高170%的速度提升，为高速CPO架构提供低阻抗、低损耗的电气通路。 结合浅介质通孔（TDV）结构后，其射频性能进一步优化，仿真数据显示3 dB带宽可超过100 GHz，能够满足高速SerDes驱动需求。

在光学实现层面，COUPE基于标准3D堆叠框架，可针对光栅耦合（GC）或端面耦合（EC）进行工艺定制，偏向于光栅耦合与微环 调制器（MRM）架构。

封装基板与连接器：信号路径缩短，插入损耗显著降低

功能：先进的3D集成方案允许电子芯片和光子芯片进行垂直堆叠和互连，通过复杂的封装方法达到很高的集成密度和性能水平。TSV （Through Silicon Via）为硅通孔技术，是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片的三维集成堆叠以及芯片 与封装基板的直接互连的技术。

1）Substrate封装基板

英伟达CPO技术将高频电路径缩短至基板内的区区几毫米。通过这种设计，插入损耗从传统插拔式设计的22dB大幅降低至约4dB。这 使得信号完整性提升了63倍，从而能够以更低的DSP复杂度和更低的每比特功耗实现更高的数据速率。

2）Fiber Connector光纤连接器

Q3450-LD型号交换机配备了144个通过直接MPO连接器（Direct MPO connectors）连接的800Gb/s端口，提供了无与伦比的端口 密度和基数，是构建大规模高性能AI网络架构的理想选择。

编辑：火腿肠