2025年功率半导体行业分析报告：技术迭代×能源革命×国产替代的三重奏

全球功率半导体市场：第三代半导体材料维持高增长

基于Omdia数据，2023年功率分立器件、功率模块市场规模357亿美元，2024年萎缩至323亿美元，近十年年复合增长率为7.14%。 广义口径下，2024年全球功率器件（含SiC）规模为530.6亿美元：2020-2024年复合增长率为3.55%。随着第三代半导体材料加速渗透，预计2024-2029年间，全球 功率器件有望维持8.43%的年复合增长率至795.3亿美元。第三代半导体材料保持高增长：新型宽禁带材料功率半导体增速较高增速，碳化硅功率器件2020-2024年期间复合增长率为45.4%；根据Omdia，Yole预测，2024- 2029年全球碳化硅功率器件市场或将保持39.9%的复合增长率至136亿美元。

全球功率半导体（分立器件及模块）较为分散，但头部企业仍以外企为主

2024年全球功率半导体（分立器件及模块）来看，英飞凌市占率为首位，为20.8%；第二名安森美市占率为9.2%；中国企业士兰微市占率为 3.3%，较2023年上升0.7pct。比亚迪市占率持续提升，跃居至全球第七位。 相对于车规级功率半导体，功率半导体分立器件及模块的集中度偏低且较为分散，CR5占比在50%以下。但仍以外企主导，龙头英飞凌市占率 稳定在20%左右，国内替代空间相对较大。

国内是全球最大的功率半导体消费国

中国作为全球最大的功率半导体消费国，贡献了约40%的功率半导体市场。根据Omdia及中商产业研究院预测，2023年国内功率半导体市 场规模约为1519.36亿元，2024年预计规模增长至1752.55亿元。 从市场结构来看，功率集成电路，包括电源管理芯片、驱动芯片、AC/DC等占比最大；分立器件MOSFET、功率二极管及IGBT占比分别为 16.4%、14.8%、12.4%。

功率半导体正从“单一器件”向“系统级解决方案”演进

功率处理包括：变频、变压、变流、功率放大、功率管理等。目前以汽车电子、计算机、通信、消费类产品为代表的4C市场占据了多数功率半导体的应用 市场，高压横向功率器件结构的改进又产生了单片功率集成电路市场。  计算机、通信和汽车工业方面应用的功率半导体器件，其耐压等级在200V以下；电动控制、机器人和动力分配方面应用的功率半导体器件，其耐压等级超 过200V。功率器件的应用是工作频率的函数。大功率系统（例如高压直流输电配电系统和机车驱动装置）在相对低的频率下进行兆瓦级功率控制。随着工 作频率的增加，对于100W的典型微波器件，其额定功率有所降低。

功率半导体正从“单一器件”向“系统级解决方案”演进，成为智能终端、能源网络、工业系统的“心脏”。 通过3D Packaging、Embedded Die、SoC等封装、集成技术，将功率模块封装或集成至单一芯片，可减少互连损耗、提升功率密度。以英飞 凌为例，通过Embedded Power技术将Mosfet直接嵌入PCB基板，降低电感与热阻，逐步优化其收入结构。通过整合产品组合，为汽车客户提 供一体化解决方案，英飞凌ATV部门自FY2020-FY2024实现24%年复合增长率，其中功率器件仍占较大比重。 同样，Navitas提供GaNFast将多种功率分立器件组合到单个GaN IC，以提高速度、效率、可靠性和成本效益。

新能源车打开IGBT、SiC增长空间，国内车规级半导体市占率有待提升

根据S&P Automative Semiconductor Tracker预测，2024年纯电BEV市场为1100万量，预计2030年纯电规模将增长至3200万量，年复合增长率 约为20%。受益于高压-高功率化、材料迭代、SDV（soft design vehicle)驱动，英飞凌预测，BEV的半导体单车BOM将从2024年的单车1300美元增长至 2030年的1,650美元（高端车型或至2,500美元）。除了驱动系统对高功率需求外，ADAS、舒适性及安全性等同样推升单车半导体BOM。

IGBT功率模块在电机控制器中发挥了核心作用，直接控制直、交流电的转换，同时对交流电机进行变频控制，通过决定驱动系统的扭矩和最大输出功率来直接影响 新能源汽车的加速能力和最高时速，堪称核心之核“芯”。新能源汽车IGBT成本与车型定位、系统功率需求深度绑定，市场价值分布呈现显著的结构性差异。从功能模块来看，主驱电控系统IGBT价值量约1000元，承担电能 转换核心功能，OBC、空调压缩机、电子助力转向等子系统IGBT价值量均低于300元，合计占比约25%-30%。从车型来看，级别越高所搭载的功率模块越多，价值量越 高，A00/A0级新能源汽车IGBT价值量为600-900元，高级车型IGBT价值量为3000-3900元。从销量结构来看，中低端车型（20万元下）占比逐步提升。从中国纯电动 车结构来看，20万以下车型占比从2020年的66%提升至2024年的68%，其中增量主要来自10-15万车型。相对而言，IGBT成本较低，中低端车型使用SiC的可能性较低。

3C领域催化电源管理芯片需求

消费电子类，如手机、平板催化电源管理芯片需求。一部旗舰智能手机内部通常需要10–15颗PMIC/电源子芯片，每颗集成2-4对功率MOSFET，叠加外围保护FET， 一台手机就包含20+对低压MOSFET。随着智能手机变得越来越先进，对复杂PMIC的需求激增，以支持5G连接、AI 处理和高分辨率显示等功能。这些组件对于管理 电池寿命、散热性能和整体设备效率至关重要，直接影响用户体验和设备使用寿命。 2023年中国电源管理芯片市场规模达到约1243亿元，近五年年均复合增长率达12.60%。2024年电源管理芯片市场规模约1452亿元。

储能及AI算力中心建设或成为新型功率半导体“增长曲线”

储能变流器（PCS），又称双向储能逆变器，是储能系统与电网中间实现电能双向流动的核心部件，用作控制电池的充电和放电过程，进行交直流的变换。在电池 储能系统中成本约占比15%-20%，是电池储能系统的关键核心环节。PCS负责在 交流电网（380 V/480 V 三相）与直流电池串（650 V-1 500 V） 之间做双向能量 交换。能否把充放电损耗压到极低、把柜体做得更小更冷，几乎全看功率器件选型。 储能变流器中，材料成本占比约93%，其中占比最高的是结构件(约为25%)，其次是IGBT(约为15%)和变压器、电感器等磁性器件(15%)。 SiC在储能领域或大有可为：PCS目标效率≥98 %，SiC 的导通电阻和反向恢复损耗远低于传统IGBT，可把损耗降低30–50 %，减少空调或液冷负担。KACO基于SiC 打造的blueplanet gridsave 92.0 TL3-S 是第一款采用碳化硅（SiC）功率模块的电池逆变器。SiC 的优势体现在高达 98.8% 的卓越效率上。

AI驱动兆瓦级供电需求，800V HVDC依赖于高性能功率半导体材料

AI驱动的数据中心时代，千瓦级的供电标准早已无法匹配AI模型对能耗的极端需求。以GB200 NVL72机架为例，随着机架功率逐步逼近兆瓦级别，基于54V直流的 传统配电方式已然陷入瓶颈。54V系统电流过大，需配备庞大的铜母线与电源架。在兆瓦级Kyber计算节点中，光是电源就可能吞噬整个机架的空间，根本无法留 出计算资源的位置。英伟达估算，一座兆瓦级机架若仍采用54V直流架构，其电源设备甚至可能高达64U机架单位，已无法在现实中部署。54V配电链通常包含多级 AC/DC及DC/DC转换，层层损耗不仅影响整体效率，还增加了潜在故障点与维护成本。每一次能量转换都是一个风险点，也让数据中心的可用性与长期稳定性大打 折扣。

从变电站进入数据中心的13.8kV交流电在边界处通过工业级整流器一次性转换为800V HVDC，随后通过两根导线直达设备排与IT机架，实现“交流一次转换，直流 全程传输”的高度简化电力流动路径。全新的 800V 高压直流（HVDC）集中供电方式，落地依赖于高性能功率半导体材料的支撑。

基于材料分类的功率半导体

功率半导体的性能很大程度上取决于其制造材料。不同材料具有不同的禁带宽度、电子迁移率、热导率等特性，从而决定了器件的电压、 电流、开关速度和工作温度等关键参数。

传统功率二极管陷入“高耐压vs低损耗”两难

功率二极管是最基本的功率器件，仅允许电流单向流动，广泛用于整流、续流和防倒灌等用途；传统硅PN结功率二极管通过P型和N型半导体形成结势垒，正向导 通时少数载流子的注入导致导通压降通常在0.7-1V以上，且反向恢复过程中因载流子复合产生反向恢复电流，带来额外的开关损耗。 肖特基势垒二极管（SBD）则采用金属-半导体接触取代PN结，实现了多数载流子导通的整流机制；硅肖特基二极管的主要优点是正向导通压降低（0.4-0.5V，远 低于相同电流下硅PN二极管的压降）以及几乎“零”反向恢复电流，从而具备极快的开关速度。然而，硅肖特基二极管也存在局限。其反向耐压受限于硅材料较低的禁带宽度和临界场强：为在高耐压下抑制漏电流，必须降低半导体掺杂浓度并增厚漂移区厚 度，导致导通电阻和正向压降显著升高。换句话说，若想提高其耐压能力，则会导致其损耗增大。

超结(SJ-MOS)、IGBT推动功率MOS步入高频、耐压、低损耗时代

金属氧化物半导体场效应晶体管（MOSFET）是典型的单极型功率器件， 由少数载流子（多数载流子）导电，因而具有开关速度快、驱动功耗低 的优点。功率MOSFET自20世纪80年代进入实用，其工作频率达到MHz量级， 使得开关电源等高频应用成为可能。硅功率MOSFET一般为N沟道增强型， 利用栅极电压在P型体区诱导形成N沟道导通电流。MOSFET为电压驱动器 件，栅极驱动简单且输入阻抗高；导通时无二极管的恢复问题，因此开 关损耗较低，非常适合高频环境下的小功率变换器。 在低压（几十伏至数百伏）应用领域，硅MOSFET的导通电阻可以做到很 小且开关损耗低，因此在通信电源、计算机VRM、家电逆变等广泛取代了 双极晶体管。然而对于耐压较高（>500V）的应用，硅MOSFET的弱点开始 显现：为了承受高电压，其N-漂移层必须足够厚且掺杂浓度低，这导致 导通电阻随耐压呈指数级上升。高耐压MOSFET的导通损耗远高于IGBT等 双极器件，使得MOSFET难以在600V以上电压应用中竞争。此外，MOSFET 的导通压降随电流增大接近线性上升（欧姆特性），不像BJT/IGBT那样 在高电流下仍能保持较低压降。因此，在千伏级高压大电流场合（例如 电动车主逆变器、工业传动），传统硅MOSFET并非最佳选择。 在传统MOS受限于耐压和导通电阻的平衡，技术层面经历了“双扩散+纵 向导电”的VDMOS、U型沟槽栅的UMOSFET、以及沟槽加深+底部扩展的 EXTFET。

IGBT ≈ BJT + 功率MOS，沟槽型IGBT或成为主流趋势

沟槽栅（Trench Gate）技术是功率器件结构上的一项重大改进，最早应用于低压功率MOSFET，后来拓展到高压MOSFET和IGBT中。与传统平面栅结构相比，沟槽型器件在单位芯片 面积上可以实现更高的沟道密度，从而降低导通电阻并增大电流能力 。沟槽型MOSFET： 传统平面MOSFET（又称DMOS结构）的栅极位于芯片表面，通过在P型体区表面形成水平方向的反型沟道来导通电流。相邻元胞的P体区之间存在一定距离，形成 “JFET效应”区域：当MOSFET导通时，电流需通过两个P区之间的窄颈区域，产生额外的电阻和电流拥挤效应。沟槽型MOSFET（沟槽栅MOSFET）则在硅片中垂直刻蚀出沟槽，并在 沟槽侧壁生长栅氧、填充多晶硅作为栅极。这样，栅极与P体区的接触从平面改为垂直侧壁，沟道电流沿沟槽侧壁垂直流动到衬底。 沟槽型IGBT： 平面栅IGBT的栅极与MOSFET部分类似，也是位于芯片表面控制P型阱表面形成沟道。不过IGBT由于有双极扩散电流，其平面结构下的JFET效应和载流子分布不均问 题也较突出。沟槽型IGBT（Trench IGBT）通过将栅极置于垂直沟槽中，形成垂直沟道来驱动IGBT的MOSFET单元。这样一来，每个IGBT元胞的沟道是纵向的，可在芯片内部形成更 紧凑的结构。一方面，垂直沟槽使沟道密度大幅提升：相同面积容纳的沟道单元更多，意味着导通时允许通过的电流更多，单位面积电流能力提高，相当于降低了单位面积导通 电阻。

碳化硅逐步渗透AI+智能电网+eVTOL，市场规模持续扩充

2024年全球碳化硅半导体器件市场规模约26亿美元，2020-2024年间年复合增长率高达45.4%；其中，2024年电动汽车、充电基础设施占比 较高，分别为74.4%、7.8%。根据Yole预测，碳化硅器件市场规模随着新兴行业（包括AI算力中心、智能电网、eVTOL）的需求，2029年有 望达到136亿美元，新兴行业年复合增速预计高达56.4%，器件渗透率由2024年的4.7%提升至17.1%。

SiC衬底的制备过程

碳化硅单晶在自然界中极为罕见，只能通过人工合成制备。目前，碳化硅衬底的工业生产主要以 PVT 法为主。该方法需要用高温和真空使粉末升华，然后通 过热场控制让组分在种子表面生长，从而得到碳化硅晶体。整个过程在封闭空间内完成，有效监控少，变量多，对过程控制精度要求高。 Si + C = 碳化硅粉末 ： Si 和 C 以 1：1 的比例合成成 SiC 多晶颗粒SiC 粉末是晶体生长的来源，其粒度和纯度将直接影响晶体质量特别是在制备半绝缘衬底时，对粉末纯度的 要求非常高（杂质含量<0.5ppm）。种子层：为晶体生长的基础，它为晶体生长提供了基本的晶格结构，也是晶体质量的核心原料 。晶体生长物理蒸汽传输 （PVT）：原料经过加热，升华的组分通过蒸汽升华和热场控制在种子表面再结晶 。切片：金刚石线锯或激光切割机用于切割；SiC 是一种硬脆材料，硬度仅次于金刚石，因此切片时间长，容易开裂。 研磨抛光：将衬底表面加工成纳米光滑的镜面，这是Epi-ready衬底的表面粗糙度和厚度均匀性等，将直接影响外延的质量，进而影响器件的质量。

SiC外延技术

碳化硅（SiC）的外延生长主要通过化学气相沉积（CVD）技术实现。由于SiC无液相特性，需在气相中利用单硅烷（SiH₄）和丙烷（C₈H₃） 或乙烯（C₂H₄）作为前驱体，以氢气或氩气为载气，在高温（1500-1650°C）下进行沉积。 工艺分为两步：原位蚀刻（采用纯H₂或混合气体在约1650°C下清除衬底表面损伤并形成规则阶梯结构）和主外延生长（精确控制n型或p型 掺杂层的厚度与均匀性）。缺陷管理是关键挑战，需结合低缺陷衬底与优化工艺以减少晶格缺陷（如位错、堆垛层错）对器件性能的影响。

报告节选：

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）