2026年电子行业海外存储深度报告（一）：需求爆发+供给刚性，AI驱动存储新周期

AI 对 HBM、DRAM、NAND 及 SRAM 需求的提振

随着 AI 的发展，存储芯片已从传统的系统配套组件转变为决定算力系统性能与经 济性的核心战略资产。人工智能基础设施的快速扩张，正在重塑高带宽内存（HBM）、 动态随机存取存储器（DRAM）、闪存（NANDFlash）以及静态随机存取存储器（SRAM） 的需求曲线。 HBM 是通过 3D 封装技术将多个 DRAM 芯片垂直堆叠在一起的先进存储器，专为 AI 芯片提供极高的数据吞吐量并有效降低功耗。HBM 是一种通过 3D 封装技术将 多个 DRAM 芯片垂直堆叠在一起的先进存储器，HBM 技术的工作原理是将存储芯 片垂直堆叠，从而缩短数据传输距离，同时实现更小的尺寸，专为高级 GPU 和 AI 芯片提供极高的数据吞吐量并有效降低功耗。TSV（Through-Silicon Via，“硅通孔” 或“穿透硅槽”）允许多个 HBM DRAM 芯片直接连接，从而提高整体内存带宽。

动态随机存取存储器（DRAM）是计算机和智能手机中最常见的系统主存，它利用 电容内存储的电荷来代表数据，因为电容会自然漏电，所以需要系统定期“刷新”才 能维持数据不丢失。 SRAM 读写速度极快，但成本高、容量小。在计算机系统中，DRAM 通常与 SRAM （静态随机存取存储器）进行分工配合。SRAM 是一种利用内部触发器结构来存储 数据的易失性内存，只要不断电数据就不会丢失且无需定期刷新，其读写速度极快， 但成本高、容量小。

闪存（NAND Flash）是一种断电后仍能安全保存数据的非易失性存储技术，凭借其 极高的存储密度和较低的单位成本，成为了固态硬盘（SSD）、U 盘以及智能手机内 部大容量存储空间的核心。非易失性指的是断电后数据不丢失，由浮栅或电荷捕获 结构锁定电荷实现。高密度则得益于 3D 堆叠技术的不断进化，这种结构像“盖大楼” 一样将存储单元垂直堆叠，在极小的芯片面积内实现 TB 级的容量（目前已突破 200 层）。低成本则是通过 TLC（三层单元）或 QLC（四层单元）技术，在单个单元存 储更多位，大幅降低单位存储价格。

SRAM、DRAM、HBM，不同存储芯片的核心区别在于离计算核心的距离以及造价 成 本 。 从 存 储 的 冷 热 数 据 的 排 序 来 看 ， 数 据 由 热 到 冷 的 排 序 是 SRAM>HBM>DRAM>NAND。

在 AI 数据中心里，不同“温度”的数据，会根据其使用频率，被存放在不同成本 的存储芯片中。一些内存技术用于提高容量，而另一些则用于提高性能，不同存储 芯片通过改变单位容量的带宽来实现不同的每比特成本。金字塔顶端的存储器提供 更高的吞吐量和更低的单位容量延迟，但单位容量成本也更高。随着层级向下延伸， 系统需要承受数量级的延迟增加，才能以合理的成本提供更高的容量。然而，这种 层级递进的另一个副作用是每比特访问的能耗显著增加。能耗的增加既源于存储器 技术本身，也源于数据从存储器到处理单元的传输。

热数据是 AI 正在高频使用、一刻也离不开的数据。例如大模型最核心的运行逻辑 （Weights）以及正在与用户交互的实时对话记忆（活跃的 KVCache）。热数据极少 部分最核心的指令放在 SRAM，绝大部分热数据存放在 HBM 中。

温数据是访问频率中等的数据。比如用户开启了一个对话窗口但去喝咖啡了，暂时 挂起的对话；或者某些调用频率不高的模型参数。在 AI 运作过程中，温数据从昂 贵的 HBM 中被转移出来，下放到普通的 DRAM 中，或者高性能的企业级固态硬盘 （eSSD）里。 冷数据是极少访问的海量数据。比如用户半年前的聊天记录备份，或者 AI 用于早 期训练的原始语料库。冷数据一般被存放在大容量、低成本的 NAND 闪存或机械硬 盘(HDD)中。 KVCache（键值缓存）是大语言模型在对话时产生的一种临时数据。当大语言模型 （LLM）与用户聊天时，LLM 需要记住用户之前说过的话（上下文），为了避免每 次回答用户都要把之前的聊天记录从头到尾重新计算一遍，大模型会把处理过的历 史对话提取成“特征值”保存下来。这份“用空间换时间”的会议记录数据，就是 KVCache。 以用户日常应用 Chatbot 为例，假设 100 万 Token 是“日积月累的聊天记录”，且每 一次实际调用的活跃窗口是 10 万 Token，不同使用环节所需要的存储器如下：

（1）过去的 90 万 Token 是历史聊天记录，属于冷数据，被存放在 NAND 中，它 们不再是极其占用显存的 KVCache，而是退化成了最普通的“文本字符串日志”， 类似于用户手机微信里的聊天记录文件。这些数据会被打包存放在云厂商数据中心 的 NAND 闪存（企业级 eSSD）或机械硬盘（HDD）的底层数据库中。只要用户不 主动把半个月前聊的 90 万 token 重新复制粘贴到对话框里，或者不点击“加载历史 对话”，大模型在回答用户今天的问题时，不会去读取这 90 万 Token。因此，它们 不需要被装进服务器的 DRAM，而是被装在最便宜的 NAND 硬盘里。 （2）当前活跃对话 10 万 Token 将被存放在 HBM 中。当用户今天打开一个新窗口， 或者在一个现有的窗口里继续聊，这当前涉及的 10 万 Token，才会被大模型实时转 化为庞大的 KVCache，并被装进计算卡旁边的 HBM 里。核心逻辑是模型今天只针 对这 10 万 Token 进行“全量扫描”和“疯狂回看”。如果中途用户去喝咖啡挂起了 对话，暂时切出网页时，这 10 万 Token 对应的 KVCache 会被暂时下放到 DRAM， 作为温数据缓冲；等用户回来继续聊，再瞬间拉回 HBM。 模型训练阶段，AI 研究员将海量的标记或未标记数据输入算法中，这要求存储器必 须具备极高的并行读写带宽，以防止计算单元因等待数据而处于闲置状态。因此， 训练集群对HBM和DRAM的需求呈现出爆发式增长。HBM通过3D硅通孔（TSV） 技术与 GPU 进行 2.5D 共封装，能够提供超越传统 DDR 内存数十倍的带宽。 此外，训练过程中需要频繁保存模型切片（Checkpoints）和处理海量预训练数据， 这极大地提振了对高容量、高顺序写入吞吐量的企业级 SSD（基于 NAND Flash） 的需求。

模型推理阶段中，延迟、并发与上下文缓存（KVCache）随着大语言模型（LLM） 的商业化落地，AI 产业的重心正迅速从训练转向推理。 推理阶段分为两个核心子过程：预填充（Prefill）与解码（Decode）。预填充阶段主 要处理用户输入的提示词（Prompt），属于计算密集型；而解码阶段则是逐个生成 Token，这一过程需要反复读取键值缓存（KVCache），属于典型的“内存带宽受限 型”负载。为了实现极低的生成延迟，推理系统较为依赖 SRAM 和 HBM。 同时，随着检索增强生成（RAG）技术和超长上下文（Long-context）推理的普及， AI 需要从外部向量数据库中进行海量、高并发的小文件随机读取，这直接推动了高 速企业级 NAND SSD（特别是高密度 QLCSSD）的爆发式需求。

大模型浪潮下，AI 模型的参数量、训练数据量以及计算资源需求呈指数级增长，产 业关注点已从单一芯片的计算能力急剧转向系统级的整体性能。在这种系统级性能 瓶颈中，“内存墙（MemoryWall）”问题空前凸显。无论是大规模语言模型（LLM） 的训练，还是对延迟极度敏感的推理任务，数据传输的带宽、容量与延迟已成为制 约 GPU 等加速器算力释放的最核心障碍，HBM 和 DRAM 的重要性凸显。

HBM 需求弹性最大、一季度合约价环比暴涨了 50%~55%

高带宽内存（HBM）通过硅通孔（TSV）技术将多个 DRAM 裸片进行 3D 垂直堆 叠，并配备超宽的数据总线，是当前解决 AI 训练和高端大模型推理解码阶段带宽 瓶颈的解决方案。 HBM 的主要优势：（1）高速，HBM 的传输速度高达每秒 TB 级，比普通 DDR 内 存快 20 倍以上。（2）能效优势，由于它紧邻逻辑芯片，数据传输距离更短，因此可 以节省能源。（3）面积效率，单位面积产能最高。

在生成式人工智能时代，内存带宽至关重要，因为模型训练通常受限于带宽而非计 算资源。Transformer 模型中的注意力机制需要存储并计算所有词元之间的关系。内 存需求与序列长度呈二次方关系。类似地，由于 Transformer 模型需要处理更长的上 下文窗口和更大的键值缓存（KV 缓存），内存也是推理过程中更大的限制因素。KV 缓存的内存消耗与词元大小呈线性增长。 大模型训练和推理工作负载通常受限于内存带宽，而非纯粹的计算能力。虽然训练 需要大量的计算能力，但整体系统性能往往取决于数据向处理核心传输的速度。这 种限制在推理过程中更为显著。 HBM 旨在解决这一瓶颈问题。高速数据传输使加速器能够接近满负荷运行，避免 昂贵的计算资源闲置。

每一代 AI 芯片的升级，HBM 显存的提升都是性能提升（更高带宽或容量）的关键 因素。在 Tick-Tock 迭代周期中，NVIDIA GPU 第二代（同一架构）的主要升级点将 是 HBM 显存容量。从 H100 到 H200，从 B200 到 B300，HBM 显存容量提升了 50%；而从 Rubin 到 Rubin Ultra，容量更是提升了 4 倍。这可以通过增加每个 GPU 模块的 HBM 堆栈数量、增加每个 HBM 模块的 DRAM 芯片数量或升级 HBM 技术 来实现。HBM4 通过将每个堆栈的通道数从 8 个增加到 16 个，从而实现更高的带 宽，并且显著提高了每个引脚的 I/O 速度。

AI 时代存储厂客户从 PC 手机厂商变为了价格相较不敏感的大型云服务厂商，使得 HBM 成为卖方主导的市场。由于 HBM 的性能与整个集群的利用率挂钩，同时 AI 军备竞赛愈演愈烈、云厂商积压订单数倍增长、需求暴增，供给反而成为瓶颈，下 游超大规模云服务商对 HBM 的价格较为不敏感，使得 HBM 成为卖方主导的市场。 从供给端分析，HBM 的生产壁垒极高，且对传统存储产能具有严重的“挤出效应”。 生产相同容量的 HBM，其消耗的晶圆面积大约是标准 DDR5 内存的三倍。 同时需要极其复杂的晶圆减薄、TSV 打孔与热压键合工艺。这种复杂的制造流程导 致 HBM 产能的扩张严重滞后于需求的爆发，进一步加剧了其价格的非弹性特征。

由于 HBM 主要采用年度合同制，而非现货市场月度报价，因此没有传统意义上的 “累计涨幅”数据。其价格变动体现在年度合同谈判的定价预期和产品迭代的溢价上。 根据 TrendForce 2026 年初发布的调研数据，在 2026 年第一季度，HBM 的综合平 均合约价环比暴涨了 50%~55%。 HBM4 跨代涨幅超 50%，SK 海力士与英伟达谈判 HBM4 定价约为 560 美元。2025 年 11 月，SK 海力士方面表示，已与英伟达就 2026 年的 HBM4 的供应完成了价格 和数量谈判。报道称，SK 海力士在该供应谈判中占据上风，其向英伟达供应的 HBM4 单价已确认约为 560 美元，不仅高于此前业内预期的 HBM4 单价约为 500 美元，而 且比目前供应的 HBM3E（约合 370 美元）价格高出 50%以上。 预计 2026 年底之前，HBM 的定价将保持高位。根据美光和 SK 海力士在最新的财 报及电话会议，其 2026 年全年的 HBM 产能已完全售罄，同时 2026 年全年的价格 也已经在与头部 AI 大客户的合同中被锁定。这意味着至少在 2026 年底之前，HBM 的定价将保持高位。 由于 TSV 先进封装和无尘室的建设周期长，物理产能的扩建在短期内依然无法追 平算力基础设施的膨胀速度，预计 HBM 涨价可能持续到 2027 年。 三星电子、SK 海力士和美光科技与主要客户在长期协议（LTA）已取得诸多积极进 展。

三星电子正在积极与服务器客户，尤其是超大规模云厂商，进行长期协议的讨论。 虽然未具体点名客户，但公司表示谈判大多是与服务器客户进行。三星认为这些协 议期限可能长达 3 至 5 年，并包含对价格和数量的约束性条件，有望对行业产生范 式转变。公司视 LTA 为对买卖双方互利的安排，能提高需求可见性并降低资本支出 风险，并承诺若协议在财务上具有重大影响，将在后续财报中披露。 SK 海力士的进展最为具体，已基本敲定与微软和谷歌的重大长期供应合同。据报 道，合同期从 2026 年开始，为期三年，价值高达数十万亿韩元。谈判内容涵盖了最 低保底价格以及合同总额 10%至 30%的预付款条件。海力士认为，当前讨论的 LTA 反映了供应商和买家的强承诺，而不仅仅是购买意向。由于产能投资巨大，公司需 要这种高可见性的协议来支撑决策。 美光科技也已取得实质性进展，宣布与一个未披露名称的战略客户达成了首个五年 期战略客户协议（SCA）。公司表示，该协议旨在推动未来市场动态更加稳定。此外， 美光正在积极拓展与其他多个大客户的类似合作，尽管管理层几乎未披露该协议的 详细条款。