2025年电子行业微纳世界的建筑师：光刻技术深度解析

光刻：工艺的起点，也是节点的先决条件

光刻工艺是半导体制造技术中重要组成部分，每个掩模层均需要光刻作为起始工艺点。一个具有4个金属层、0.13μm的CMOS（互补型金属氧化物半导体）集 成电路制造工艺中，有474个工艺步骤，使用了超过30个掩模层，其中212个步骤与光刻曝光相关，105个步骤与使用光刻胶图像的图案转移相关。例如，台积 电 7nm DUV工艺掩模层数增长至约87层，各掩模层均需要“曝光+显影”步骤，且根据工艺需求，如双图形化，则需要将一层金属拆成两次曝光，那么该层则 需要多次曝光和图形转移。

逻辑芯片光刻与存储芯片光刻差异

逻辑芯片金属互连层较为复杂，而存储芯片（DRAM和NAND)的核心存储阵列由高度规则的线/间隔结构组成，其线宽和间距通常都被压到极限且非常均一。对于 DRAM，存储单元的字线和位线通常采用最小可能的线宽以取得最大电容和最小占用面积。例如，Samsung D1z代LPDDR5中采用EUV定义的位线垫，其线宽仅约 13.5nm。

在逻辑和存储中，pitch的挑战有所不同。逻辑电路中最小pitch往往出现在第一层金属互连和晶体管层。例如7nm逻辑的M1线/槽pitch约为40nm。相比之下，存 储阵列的pitch基本固定在单一最小值，例如DRAM字线pitch整个阵列内恒定（除了边缘过渡区），NAND平面栅极pitch也是固定值。这种全局统一的高密度 pitch易于光刻工艺优化，可以针对单一周期模式调校光学和OPC参数，使图形成型最佳。因此在存储芯片中很少出现局部pitch不匹配的问题。3D NAND更是通过 不减小平面pitch而改为增加层数，实现等效高密度——其平面pitch相对逻辑电路并不算最低，但总密度极高。

存储器件掩模的中心区域是存储单元部分（cell），他是一块规则的一维图形，其线宽就是这一层的最小线宽，围绕着存储单元的是周边图形（periphery，外 电路)，主要实现存储单元的读写功能。相对而言，存储单元较为规则，而外部电路的光刻图形是二维结构，比较复杂，与逻辑器件的设计图类似，但其线宽要 比存储单元大得多。

整体而言，DRAM阵列中的字线/位线几乎都是按最小宽度和间隔设计，没有逻辑电路那样的多尺寸混合。对于光刻而言，简化了版图也有利于光刻工艺优化。 例如，自对准双重图形(SADP)非常适合这种严格等间距的线阵列：通过一次曝光形成模版后沉积侧墙即可得到均匀窄于曝光模板一半线宽的密集图形。

光刻flow：涂胶、烘烤、曝光、显影

光刻工艺的基本流程包含旋涂光刻胶->预烘烤（前烘）->曝光->显影。首先在晶圆（或衬底）表面涂覆一层光刻胶并烘干。烘干后的晶圆被传送到光刻机里面。光 线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光（激发化学反应）。曝光后会选择性的通过后烘（post-exposure bake, PEB)使得光化学反应 更充分。最后将显影液喷洒到晶圆表面的光刻胶上，使得曝光图形显影。涂胶、烘烤、显影都是在匀胶显影机完成的，曝光是在光刻机完成的。匀胶显影机和光刻机 通过机械手将晶圆在各单元和机器之间传送，整个曝光显影系统是封闭的，以免晶圆表面的光刻胶会被污染。

但是，器件光刻工艺的前提是完成掩模版的设计及制造。光刻技术基于掩模可划分为有掩模光刻和无掩模光刻。无掩模版光刻（直写光刻技术）受限于生产效率与光 刻精度等方面因素，目前还无法满足半导体产业大规模制造的需求。

光刻“底片”：掩模版

掩模版作为一个光学元件位于会聚透镜（condenser lens）与投影透镜（projection lens）之间。掩模并不与晶圆直接接触，掩模上的图形缩小4-10倍（现代 光刻机一般缩小4倍）后投射到晶圆表面。接触式光刻（一般没有缩小倍数）与投影式光刻不同，投影式曝光中使用的掩模又称为倍缩式掩模（reticle）。目前， 大型集成电路光刻工艺使用的是步进-扫描式光刻机以及与之相配套的倍缩式掩模。

为了确保光掩模版（光罩）能够跨不同型号的光刻机通用兼容，其整体结构设计和关键几何尺寸都遵循统一标准规范。掩模版的核心是一块尺寸为 152mm × 152mm (等同于 6英寸 × 6英寸) 的高纯度合成石英玻璃基板。这种基板具有优异的光学性能和热稳定性，其标准厚度为 6.35mm (等同于 1/4英寸)，为整个掩 模版提供了必要的刚性支撑和保护承载层的基础。

半导体掩模版作为集成电路生产的“母板”，其生产同样需要光刻。掩模版的制造可大体分为三块：CAM版图处理、光刻以及检测环节。

CAM图形数据不同于设计公司完成的设计图形（gds或oasis文件），所以必须经过一系列的转换才能够用于制版，最后发送给掩模厂被称为“tapeout”。数据处理的流程 图涉及两个部分：1、光学邻近效应修正（OPC）；2、边框（kerf）设计，这里的掩模数据的准备并不包含掩模厂内部对掩模工艺制备的修正(mask process correction， MPC)。

由于掩模上图形尺寸缩小，相邻图形之间在光刻时面临干涉和衍射效应，曝光后会面临图形偏差增大的问题，所以需要通过OPC进行修正。随着尺寸进一步缩小，单次迭代修 正已经不满足生产工艺需求，需要多次迭代修正，且中间要不断进行检查和核对。

边框设计是除了器件工艺以外的区域设计。比如，曝光区域是26mm-32mm，设计图纸中存在4个芯片，芯片之间和周围的空白区域则为边框。制造完成后，这些芯片会进 行切割（dicing）。边框设计是在边框区域放置光刻工艺需要的对准标识、测量线宽用的图形、套刻误差测量图形（overlays marks）、以及CMP工艺用于监控研磨程度的 图形。

曝光之外：匀胶显影

简化的光刻步骤包括旋涂光刻胶->预烘烤（前烘）->曝光->显影。 但是细分步骤则需要基于掩模层、材料等变化而变化。

例如，如果底部抗反射图层（bottom anti-reflection coating, BARC) 是无机的，如硅氮化物、硅氧氮化物甚至某些金属氧化物， 通常使用物理气相沉积（PVD)或化学气相沉积(CVD)等技术沉积， 沉积温度通常非常高，光刻胶无法承受PVD/CVD所需的高温（通常 远高于其热分解温度）。在真空或反应性等离子体环境中，光刻胶会 被烧焦、变形、分解或彻底损坏，完全失去其图形化功能。

涂底漆（如六甲基二硅氮烷）的主要作用是改变晶圆表面性质（通常 是使其疏水），增强光刻胶对晶圆表面的粘附力，防止在后续显影或 蚀刻时光刻胶剥离。它是在涂光刻胶之前立即施加在最终需要涂光刻 胶的表面上的一层薄薄的蒸汽层或液体层。

因此，为了在光刻胶/底层界面引入无机BARC，唯一可行的方案就 是首先在没有任何有机涂层（光刻胶或涂底漆）的洁净晶圆上沉积无 机BARC。涂底漆和光刻胶只能在无机BARC沉积完成并且晶圆冷却 到安全温度后才能施加。

匀胶显影机（Track)主要实现除曝光以外的其他光刻工艺，包括光刻材料的涂布（光刻胶）、烘烤、显影、晶圆背面的清洗等功能。对于浸没式工艺的晶圆 还需要增添晶圆表面的去离子水冲洗等。在工艺流程中，在线检测单元可以放在旋涂烘干以后，进行胶的厚度及缺陷检测；也可以放置在显影之后，进行晶 圆上的光刻胶图形质量监测。在线检测可以即使调整工艺参数，减少工艺中晶圆的返工率。

光刻工艺的参数

光刻的任务是将掩模版上的图形转移到晶圆上，最重要的是图形的边缘位置控制。芯片上任何给定边缘的位置特征必须在标称位置给定的公差范围内。当边缘 位置满足此要求时，线宽和套刻才能够实现理想图形。

临界尺寸（Critical Dimension, CD）是指半导体制造中能够可靠制备和测量的最小图形特征尺寸。在光刻中，CD通常指芯片电路中线条或间距等关键图形 的宽度或间隔，是芯片设计和制造的基本尺度。CD的精确控制至关重要，因为任何偏差都可能影响器件性能和良品率。如果CD偏离设计值，可能导致器件无 法按预期工作、产品良率下降，甚至引发可靠性问题。

套刻误差（Overlay Error）指晶圆上不同光刻层之间图形未能完全对准的偏差，即层间叠对精度误差，简单来说，Overlay衡量光刻机将当前层图形准确对 准前一层已存在图形的能力。每一道光刻步骤都必须与之前制成的结构精确套合，哪怕几纳米的偏差都可能导致上下层互连错位或断路，从而使器件失效或性 能下降。随着先进制程进入7nm、5nm甚至3nm节点，晶圆上50多层掩模叠加，对准精度已成为良率的决定性因素之一。当前3nm节点金属线宽仅约20nm， 要求Overlay容差控制在约2nm内，约相当于图形尺寸的10%量级。

景深（Depth of Focus, DOF）： 在光刻投影成像中，景深（焦深）指在曝光光学系统的像平面前后，图像保持清晰聚焦所允许的纵向容差范围。换言之， 景深是光刻投影镜头在不重新对焦情况下，可以获得清晰图形的晶圆表面高度范围。如果晶圆表面偏离最佳焦平面超过景深范围，光刻图形的临界尺寸和边缘 陡度将明显劣化。随着分辨率提高（特征尺寸减小），光学系统需要更高的NA和更短波长，这使得景深急剧变窄。景深限制了光刻胶的厚度以及晶圆表面平 坦度要求。如果光刻胶太厚或晶圆上前道层次过于起伏，超出景深范围的区域将无法准确成像。因此，为保证整个图形都聚焦清楚，通常需要通过工艺手段 （例如CMP全局平坦化晶圆表面，控制光刻胶厚度在景深范围内）来配合光学系统的景深限制。景深不足还会降低工艺产量：当焦距偏离时，图形尺寸会变 化，导致芯片性能不一致甚至缺陷。因此，在先进光刻中，分辨率固然重要，但确保足够的景深以获得稳定的工艺窗口同样关键简而言之，分辨率决定能刻多 小的特征，而景深决定这些特征能否在整个晶圆上稳定复现。

光刻机分类

根据曝光方式和光学成像原理的不同，光刻机主要分为三大类型：接触式光刻机、接近式光刻机和投影式光刻机。接触式和接近式光刻采用1:1比例直接将掩模图形转移到晶圆上，而 投影式光刻通过成像光学系统以缩小倍率（如4:1）将掩模图形投影到晶圆光刻胶上。随着半导体特征尺寸不断缩小，投影式光刻逐渐成为主流，并发展出步进式和步进扫描式两种技 术路径，以提高视场和分辨能力。

接触式光刻机是最早期的曝光方式。在系统中，掩模版（光罩）与涂有光刻胶的晶圆表面直接紧密接触，然后从掩模上方照射紫外光或可见光，使光通过掩模上透明图形区域曝光光 刻胶，完成图形转移。接触式（或接近式）光刻的曝光过程：光源发出的平行光经简单聚光后直接照射掩模并曝光下方晶圆上的光刻胶层，曝光完成后经过显影过程得到所需图形。

接触式光刻机的曝光系统结构相对简单，主要包括光源、掩模对准机构和晶圆载台等。早期常用的光源是汞灯（如g线436 nm或i线365 nm汞弧灯），通过光学滤光和简易聚光后照 射掩模。接触式光刻采用“接触印刷”的原理，类似于橡皮图章盖印。曝光时掩模和晶圆完全接触，光刻胶紧贴掩模上的图形区域。紫外光从掩模上方照射，穿过掩模透明区域直接 在光刻胶中形成图像，由于没有成像透镜，掩模图案几何尺寸不发生变化。

接触式光刻的主要优点在于结构简单、曝光能量利用率高和分辨率相对较高。由于无成像透镜衍射效应，掩模图形几乎直接复制到晶圆，因此在波长一定时接触式比非接触成像可以 得到更小的线宽。然而，其缺点也十分明显：掩模版与晶圆反复直接接触会产生摩擦，导致掩模图形划伤和晶圆颗粒污染，严重影响良品率。掩模需要频繁清洗和更换，提高了生产 成本。此外，每次曝光整个晶圆，无法针对单个芯片区域进行独立优化，制约了产能和灵活性。因此，接触式光刻仅适用于早期特征尺寸较大的芯片制造。随着集成度提高和良率要 求提高，接触式光刻在20世纪70年代后逐步被改进的接近式和投影式光刻技术取代。

曝光的核心要素：波长、NA、k1

光刻的曝光步骤：晶圆经过涂胶和烘烤后被传送到光刻 机里，放置到晶圆工作台上；同时，掩模版被放置在光 刻机的掩模工作台上。光刻机的晶圆对准系统首先需要 基于对准图案进行晶圆位置调整，使其能够与晶圆工作 台初步对准；掩模对准系统会调整掩模的位置，使其初 步能够与掩模工作台对准。

光刻机的对准系统（alignment system)做掩模与对晶 圆的对准，一般分为粗对准（coarse alignment）以 及精细对准（fine alignment）。对准系统计算出曝光 时的准确位置以实现极小的套刻误差（overlay）。

对准完成后，曝光系统移动到指定曝光区域先进性聚焦。 聚焦系统测量晶圆表面高度，确定聚焦位置。曝光系统 按事先设定好的曝光能量开始曝光。整个晶圆的曝光完 成后，通过机械手把晶圆取走，再次送回匀胶显影机进 行后烘和显影。

DUV投影物镜主要采用折射式透镜，其可用材料极为有限。常用的是熔融石英（石英玻璃）和氟化钙（CaF₂）晶体。熔融石英（掺氟 石英）在193nm具有>99%/cm的高透过率，热膨胀系数低且工艺成熟，是DUV物镜首选材料。但单一石英无法校正色差，因此在物 镜特定元件上引入CaF₂晶体，以利用其色散性质校正色差。CaF₂在真空紫外至中红外(130nm–9µm)都有高透过率，并具备高激光抗 损伤阈值，非常适合193nm高功率准分子激光。然而，CaF₂晶体硬度低且各向异性，加工难度远高于光学玻璃：其晶向不同硬度差异 会导致研抛不均（出现“萝卜纹”变形），加工中不均匀应力还会引发双折射甚至开裂。因此，对CaF₂透镜加工需避免剧烈温度变化 和机械应力，引入专门工艺（如磁流变抛光MRF）克服各向异性，才能获得纳米级面形和极低应力双折射。

EUV投影物镜材料：极紫外（EUV，13.5nm）光刻因所有介质在该波段高度吸收，物镜完全采用反射式多镜系统。镜片基底通常选用 超低热膨胀系数(ULE)的微晶玻璃（如德国肖特Zerodur或康宁ULE），以确保工作时尺寸形状随温度波动极小（温升0.01℃内引起的 镜面变形可忽略。EUV物镜由多块非球面反射镜组成，这些反射镜表面镀有高反射多层膜。多层膜材料经典组合是钼/硅（Mo/Si）， 其在13.5nm处形成布拉格反射：Mo和Si交替堆积50对左右，每层厚度仅几纳米（典型约Mo层2.7nm、Si层4.1nm）。如此构成 ~100层纳米薄膜堆栈，可在13.5nm产生约70%的峰值反射率。

套刻误差及量测

现代光刻机采用高精度的晶圆工件台（wafer stage）和掩模工件台（reticle stage）以确保多层曝光图形准确叠合（套刻）。ASML等公司的工件台使用磁浮驱动和 激光干涉仪定位技术：晶圆台通过磁力线性电机悬浮驱动，实现高速平稳运动，并由多轴干涉仪每秒测量约20,000次位置，定位精度达约0.06纳米。其中创新包括“双工件台”架构（TWINSCAN）：光刻机内同时运行两个晶圆台，一个在曝光位置，另一个在测量位置，实现“一片曝光一片对准”的并行作业， 大幅提高产能。曝光时，一个晶圆台在投影物镜下方同步扫描曝光，而另一晶圆台在旁侧执行对准测量和高度测量，随后两台交替交换位置。晶圆台承担将晶圆在XY平面高速移动并精确定位的任务，并配有真空吸附或静电卡盘固定晶圆，防止运动中滑移。为了实现亚纳米级对准，晶圆台运动时的加减速和 振动控制至关重要。例如ASML晶圆台可达到7g加速度，但通过先进隔振和控制算法，避免对系统产生振动影响。

光刻机市场：ASML垄断高端，先进制程、高带宽存储驱动光刻市场

从光刻工艺相关设备市场来看，晶圆曝光设备占比约80%，其次为光刻处理设备，占比约10%-20%。并且，随着高NA、短波长的需求，晶圆曝光设备的价值量在 光刻工艺的占比持续提升。2024年，晶圆曝光设备、光刻处理设备、掩模版制造设备合计市场规模约293.67亿美元。随着2nm工艺导入，EUV光刻需求提升， 2025年光刻工艺相关设备预计达312.74亿美元。

细分来看，步进式光刻设备是先进制程的核心曝光设备，2024年步进式光刻机市场规模为243.24亿美元，主要为晶圆曝光设备。2025年步进式光刻机市场规模为 262.41亿美元。

基于ASML设备采购情况来看，晶圆代工厂是核心驱动力。但是随着AI对高带宽内存的需求，如HBM，高端光刻机采购量将持续提升，先进 制程+高带宽存储将成为光刻设备的核心增长曲线。

报告节选：

编辑：火腿肠