2026年半导体行业：EDA工具，贯穿芯片落地全流程，国产企业蓄势待发

EDA：半导体设计与制造的基石

1.1 半导体产业基础工具，决定芯片性能的关键环节

EDA Electronic Design Automation，电子设计自动化）是指利用计算机软件完成 大规模集成电路的设计、仿真、验证等流程的设计方式，融合了图形学、计算数学、微 电子学、拓扑逻辑学、材料学及人工智能等技术。随着集成电路产业的发展，设计规模 越来越大，制造工艺越来越复杂，设计师依靠手工难以完成相关工作，必须依靠 EDA 工 具完成电路设计、版图设计、版图验证、性能分析等工作。在当今复杂程度超乎想象的 芯片设计与制造流程中，EDA 发挥着无可替代的关键作用，全面覆盖芯片从最初的功能 设计、仿真模拟、功能验证、电路的物理实现到最终制造生产的全流程环节。 EDA 处于半导体产业链的最上游，贯穿芯片设计与制造两大核心环节。在芯片设计领域， 无论是专注于芯片设计的厂商，还是同时具备设计与制造能力的厂商，其芯片设计流程 都高度依赖 EDA 工具。完成芯片设计后，设计厂商会将设计版图交付给晶圆代工厂进行 制造生产。对于芯片制造企业而言，EDA 同样不可或缺。一方面，为了确保设计厂商的 芯片设计能够在自己的生产线上顺利制造，晶圆厂需要与 EDA 厂商紧密合作，开发针对 特定工艺的 PDK Process Design Kit，工艺设计套件，相当于晶圆厂提供给设计公司的 “设计规则说明书”和“定制工具包”），提供给设计厂商使用；另一方面，晶圆厂在 开发新的制程工艺时，需要借助 EDA 工具进行器件建模、工艺仿真等工作，以确定最优 的制造工艺参数。

EDA 是先进制程迭代的重要工具。随着芯片晶体管数量从百万级跃升至千亿级 如单颗 5 纳米芯片可集成超过 150 亿个晶体管），人类工程师已无法通过手绘或传统计算完成 设计。EDA 工具凭借其强大的自动化设计能力，能够在芯片设计和制造的各个阶段高效 地帮助工程师应对几何级增长的复杂度挑战。正是 EDA 在精确物理模型开发、跨学科协 同仿真及随机工艺控制领域的突破，构成了先进制程攻坚成功的核心命门，支撑了台积 电 3 纳米工艺 80%+良率的实现。若无此类工具，每代先进工艺节点的研发成本可能增至数十亿美元级别，且良率爬坡周期大幅延长。EDA 工具已成为维持摩尔定律继续发展 的最关键技术依赖。

1.2 EDA 市场规模随半导体行业迭代扩张，国内市场增速高于全球

全球 EDA 市场较为成熟，已进入平稳发展期。根据观研天下数据，预计 2026 年全球 EDA 市场规模将达 183 亿美元。相比于全球半导体行业近 5000 亿美元的规模，EDA 行 业的规模偏小但其重要性非常高，与设备、材料共同构成了半导体产业的上游基础，在 集成电路产业中发挥较强的杠杆效应。随着集成电路产业发展，近年来全球 EDA 市场规 模呈现稳定上升趋势。根据观研天下数据，2024 年全球 EDA 市场规模约为 157.1 亿美 元(同比+8.1%)，2017-2024 年复合增长率达 11.1%，预计 2026 年将达到 183.3 亿美 元，相较于 2024 年增长 16.7%。

中国市场增速远超国际市场。随着国内集成电路产业的快速发展以及 5G、人工智能、物 联网等新兴技术的普及，我国 EDA 市场规模呈快速增长趋势。根据中国半导体行业协会 的预测，2024 年我国 EDA 市场规模约为 153 亿元，同比增长 16.8%；预计 2025 年我 国 EDA 市场规模将达到 185 亿元，同比增幅上升至 20.9%。

EDA 行业高度集中，头部三家企业垄断 74%市场。当今全球 EDA 市场的寡头垄断态势 已极为明确，据 TrendForce 数据显示，2024 年 Synopsys、Cadence、西门子 EDA（ Mentor Graphics）三家企业合计占据全球 74%的市场份额，其中 Synopsys 以 31%的全 球份额居首，Cadence 紧随其后占 30%，西门子 EDA 以 13%的份额位列第三。三家企 业凭借全流程工具覆盖能力、先进工艺适配优势与全球化服务体系，形成了难以撼动的 竞争壁垒。从财务规模看，2024 财年 Synopsys 营收达 61.27 亿美元，Cadence 营收约 46.41 亿美元，规模是国内头部 EDA 厂商的数十倍，这种规模优势将进一步转化为研发 投入与技术迭代的领先优势。

1.3 技术、人才与平台生态打造 EDA 较高的行业壁垒

技术+人才构筑进入壁垒，经验造就企业长期护城河。EDA 是算法密集型的大型工业软 件系统，其技术的不断突破和持续应用，需要通过较长时间的技术研发和专利积累才能 逐步实现。随着芯片设计迭代速度不断加快，即便是当前处于垄断地位的领先企业，也 需不断加强对于基础研究和前沿技术的研发投入，以保持竞争优势。此外，EDA 领域涉 及多学科的深度交叉，不仅需要工程师掌握计算机、数学和物理等基础知识，还需要他 们理解芯片设计、半导体工艺等专业技术，并能够与晶圆厂、设计公司等产业链上下游 企业协同合作。培养一名合格的 EDA 研发人才，从高校课题研究到进入企业的从业实践 往往需要 10 年左右的时间。 高壁垒构筑高度垄断格局，国产化率低。EDA 工具的技术开发和商业销售依托于制造、 设计、EDA 行业三方所形成的生态圈，需要产业链上下游的全力支持。国际 EDA 领域的 领先企业与全球领先的集成电路制造和设计企业具备长期合作基础，其 EDA 工具工艺库 信息完善，能够随先进工艺演进不断迭代，进一步巩固了竞争优势。EDA 工具的更换壁 垒高，其高壁垒并非单一技术或成本因素决定，而是源于技术复杂度、生态绑定、流程 重构与风险成本的多维交织，形成了“一旦绑定、难以剥离”的强锁定效应。当前， Synopsys、Cadence 和西门子 EDA Mentor Graphics）三家企业已垄断全球 EDA 市 场，国内 EDA 市场国产化率仍处于较低水平，自主可控与替代进程亟待加速推进。

1.4 人工智能+先进算力提高 EDA 自动化程度和工作效率

AI 助力现代 EDA 突破效率瓶颈。随着先进制程晶体管密度的增加，芯片设计的复杂度 指数级增长，而产品交付周期却被极限压缩，同时工程人才缺口持续存在。在此背景下， AI 不再是可选项，而是维持设计流程可扩展性的必要技术路径。传统模式下，EDA 工具 通过算法优化助力工程师完成手动难以实现的芯片设计任务，这一过程依赖确定性算法， 还需工程师通过脚本串联工具链，流程繁杂且效率受限。而基于生成式 AI 和大语言模型的技术，在自动化生成 RTL 代码、验证环境及相关验证资料 verificationcollateral） 过程中，能够大幅减少前端工程师在重复性编码工作上的时间投入。而在设计实现和签 核 sign-off）阶段，AI 能够高效解析时序、功耗和拥塞的日志文件，快速定位瓶颈并提 出优化脚本建议，显著加速了调试和收敛进程。 通过“大模型＋小模型”技术的集成应用，形成互补优势，贯穿芯片设计制造全流程。 大模型依托海量数据处理能力，承担“全局决策”角色，可基于芯片功能需求快速匹配 工艺节点与 IP 组合，缩短方案规划时间；小模型聚焦细分环节“精准执行”，在仿真验 证、布局布线等场景中优化算法，例如减少时序收敛迭代次数、降低寄生参数提取的计 算资源消耗，二者协同提升设计效率。目前头部 EDA 厂商已落地该模式，如西门子 EDA 打造了跨工具平台——EDA AI System。该系统整合了西门子内部数据、示例、知识库及 客户授权的数据，打破传统 EDA 流程中的数据孤岛，实现跨功能协同，为大型语言模型 提供坚实支撑。在此基础上，各产品线进一步开发出具备 AI 能力的软件，显著提升设计 效率与质量。此外，系统还引入 Agentic AI 代理式 AI），可智能提示操作，为工程师 提供更高效、更智能的支持。上海 EDA/IP 创新中心总经理刘国军表示：“AI 与 EDA 的 关系不再是简单的工具辅助，而是深度的双向赋能。”

先进算力硬件适配，从芯片到系统赋能 EDA 软件。2025 年 12 月 1 日，英伟达宣布 20 亿美金认购新思科技股票，宣布达成一项里程碑式的多年战略合作。此次合作旨在将英 伟达的 GPU 加速计算平台与 Synopsys 业界领先的电子设计自动化(EDA)和半导体 IP 产 品组合相融合，从而显著加快芯片设计周期、大幅降低功耗，并助力下一代人工智能、 汽车和高性能计算芯片的研发。Synopsys 推出了一款名为“Synopsys.ai Copilot”的全 新 AI 驱动型 EDA 套件，该套件基于 NVIDIA 的 BlueField-3DPU 和 GraceCPU 构建。此 外，一项开放的“NVIDIA-Synopsys 代工设计套件”计划将提供针对台积电 2nm 和英特 尔 18A 工艺节点的预验证参考流程，从而大幅降低初创公司和超大规模企业流片复杂芯 片级设计的门槛。

制造 EDA 与设计 EDA 贯穿芯片从设计到落地全流程

2.1 EDA 行业按照阶段不同，可分为制造 EDA 与设计 EDA

一个完整的集成电路设计和制造流程主要包括工艺平台开发、集成电路设计和集成电路 制造三个阶段。集成电路企业需要使用 EDA 工具完成设计和制造的过程。 制造 EDA 是集成电路生产过程中的核心环节。在晶圆厂 包括晶圆代工厂、 IDM 制造 部门等）工艺平台开发阶段，通过制造 EDA 建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元库等方式提供给集成电路设计企业 包括芯片设 计公司、半导体 IP 公司、 IDM 设计部门等）；在晶圆生产阶段，从版图到掩模的数据转换过程中，需要制造 EDA 对光刻过程中的光学邻近效应进行补偿和修正、建立详细的结构器件模型、良率修正等。

2.2 制造 EDA：覆盖芯片制造前后端全部环节，共有六大种类

根据制造 EDA 所解决的技术类别不同，制造 EDA 可分为六大部分：工艺平台开发阶段， 可分为工艺与器件仿真工具 TCAD）、器件建模及验证工具、工艺设计套件工具 PDK）； 晶圆生产制造，可分为计算光刻软件 包括光学邻近校正工具 OPC）、光罩数据准备 MDP）等）、可制造性设计 DFM）、良率控制工具。

2.2.1 计算光刻软件：晶圆生产阶段的核心工具

计算光刻软件涉及光学、半导体技术、计算科学、图像与信号处理、材料科学、信 息学等多个专业的交叉研究领域。它以光学成像和工艺建模为基础，采用数学方法 对光刻成像过程进行全链路的仿真与优化，实现成像误差的高精度补偿，能够有效 提升工艺窗口和芯片制造良率，降低光刻工艺的研发周期与成本，目前已成为高端 芯片制程的核心环节之一。 计算光刻是采用计算机模拟、仿真光刻工艺的光化学反应和物理过程，从理论上指 导光刻工艺参数的优化。它通常包括光学邻近效应修正 OPC）、光源-掩模协同优 化技术 SMO）、多重曝光技术 MPT）、反向光刻技术 ILT）等四大技术。随 着线宽不断微缩，计算光刻软件成为光刻工艺环节上重要的辅助工具，其需求日益 增加。

为什么需要计算光刻？ 在半导体光刻工艺中，首先需将芯片各层电路结构的图形分别制作在一系列精密的 光掩模 Photomask）上。曝光时，紫外光透过掩模上的透光区域投射到涂覆于硅 片表面的光刻胶层，引发光敏材料的化学性质变化。通过后续的显影处理，曝光区 域的光刻胶被选择性去除，从而在晶圆表面精确复制出所需的电路图案，实现从设 计版图到物理结构的转移。但在实际的光刻工艺中，成像结果受到多种因素的影响。 首先，光刻机的曝光系统是衍射受限的，光波在透过掩模后发生衍射，只有较低级 次的衍射光能够被投影物镜收集。因此，掩模上任何理想的特征图形经过成像后都 将产生扭曲和畸变。另外，相邻掩模区域的透射光线在晶圆上方形成干涉图像，掩 模上任何一处位置的成像结果，都将受到周围一定范围内其他图形结构的影响。这 种由干涉和衍射导致光刻成像偏差的现象称为光学邻近效应 OPE）。在摩尔定律 的推动下，光刻技术跨越了 90 至 7nm 及以下的多个工艺节点，逐步逼近其分辨率 的物理极限。同时，光刻系统的衍射受限特性，以及各类系统像差、误差和工艺偏 差，都会严重影响光刻成像精度。此时，必须采用计算光刻技术来提高光刻成像分 辨率和图形保真度。 以 14 nm 节点芯片制造为例，涉及的计算光刻技术包括基于模型的 OPC、光源掩 模联合优化、多次成像技术 MPT）及测试图形生成工具，设计规则检查 DRC） /掩模规则检查 MRC）工具。OPC 之后的掩模数据提供给掩模制造商，还需要从 图形信息转换为掩模曝光机 mask writer）的光斑信息，需要对光斑 shot）形状进行优化以降低光斑数量并修正掩模曝光机邻近效应。由此可见，计算光刻是提高 光刻分辨率的重要手段，是现代高端芯片设计与制造的重要桥梁。计算光刻从基于 规则的光学邻近效应修正开始，发展到基于模型的光学邻近效应修正，目前国际上 正在探索利用反向光刻技术 ILT）进行掩模优化。 未来计算光刻的发展将会弥合设计与制造之间的空隙，使设计是考虑了制造的设计， 制造是为了芯片电学功能实现的制造，从而统一了设计与制造的终极目标，制造具 有电学功能的微结构。计算光刻 EDA 软件将直接影响芯片制造的良率。

什么是光学临近修正 OPC）？ 光学临近修正 OPC，Optical Proximity Correction）是一种补偿技术， OPC 的核 心工作 理是通过对掩模版布局的精准调整，补偿光刻过程中光线的非理想传播特 性。其核心逻辑为“偏差预测-反向修正”：借助专业软件计算仿真，提前预判光刻 曝光后晶圆上可能出现的图形偏差，再根据预判结果对 始掩模图形进行反向修正， 最终使晶圆上的实际成像结果尽可能贴合设计目标。

2.2.2 器件/工艺仿真 TCAD）：实现“虚拟制造”，大幅降低研发成本

TCAD（ Technology Computer-Aided Design）仿真涵盖工艺仿真与器件仿真两大核 心模块，是现代半导体制造领域的关键技术支撑。该技术可实现“虚拟制造”，即 工程师能够在投入高昂成本开展物理制造之前，通过数字化手段完成晶体管与集成 电路的设计、构建与测试。这一模式将半导体技术的研发周期从数年大幅缩短至数 月，同时节省数十亿美元的实验性制造成本。 其中，工艺 TCAD 仿真主要对芯片制造中的物理与化学工序进行建模，涵盖沉积、 光刻、蚀刻、离子注入等关键环节；而器件 TCAD 仿真则以工艺仿真输出的最终三 维结构为基础，对器件的电学特性展开建模分析。工程师会根据不同应用场景，选 用多样化的仿真解决方案，覆盖范围从 子尺度的密度泛函理论 DFT）仿真，到腔 体尺度的计算流体动力学 CFD）仿真。 对于早期半导体工艺节点而言，依托晶体管或小单元级别的工艺仿真与特性表征， 即可完成大规模芯片设计的开发，后续再通过晶圆代工厂多轮的流片测试完成验证， 这种研发模式是完全可行的。然而，在器件结构愈发复杂的当下 如鳍式场效应晶 体管 FinFET）等），先进纳米级工艺节点的芯片设计不仅规模大、复杂度高、集 成密度高，还存在显著的制造差异性。显然，传统研发模式已不再适用。与此同时， 随着技术迭代，行业需要大幅降低量产良率损失 P/Q ratio），并实现极短的技术 交付周期（ TAT）。要实现半导体工艺的精准研发与器件的精确建模，TCAD 仿真仍 是不可或缺的环节。随着集成电路制程进一步微缩，晶圆厂可以通过仿真取代昂贵、 费时的实验，缩短工艺研发周期，降低流片成本。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）