2026年海外工业软件行业系列二:深入理解EDA产业的近期变化

  • 来源:中泰证券
  • 发布时间:2026/01/23
  • 浏览次数:72
  • 举报
相关深度报告REPORTS

海外工业软件行业系列二:深入理解EDA产业的近期变化.pdf

海外工业软件行业系列二:深入理解EDA产业的近期变化。EDA板块及其龙头企业均保持强劲增长态势。近年来,EDA板块在不声不响之中,迎来了黄金发展期,1)看板块,根据CIMdata的数据,2017-2024年,全球EDA市场规模从91.2亿美元增至约192.7亿美元,七年复合增速为11.3%。同时,2017-2024年EDA市场规模占全球PLM市场规模的比重也从20.9%上升至24.0%。2)看公司,EDA两大龙头企业Synopsys、Cadence近年来营收持续稳健增长,2025财年Synopsys实现营收70.54亿美元,同比增长15.1%,2024年Cadence实现营收46.41亿美元,...

EDA 产业基本面持续强劲

EDA 正以更快的增长速度,占据工业软件市场的更大份额

根据 CIMdata 的数据,2017-2024 年,全球 EDA 市场规模从 91.2 亿美元增至约 192.7 亿美元,七年复合增速为 11.3%。同时,2017-2024 年,EDA 市场规模占全球 PLM 市场规模的比重也从 20.9% 上升至 24.0%。

不声不响间,依据 CIMdata 的数据, EDA 已是全球主要 PLM 领域中市场最大的细分软件领域,且仍在不断提升市场 规模与占比,拉大与其他工业软件的市场规模差距。

Synopsys、Cadence 营收结构-分产品

对于两家公司而言,EDA 产品都是第一大营收产品,IP 则为第二大营收产品来源。不过相较于 Cadence,Synopsys 的收入中 IP 占比明显更高,这也反映了 Synopsys 在 IP 方面的市场竞争力,以及对 IP 业务营收的较高依赖性。

Synopsys、Cadence 营收结构-分地区

作为全球芯片与半导体产业最活跃的地区,以美国为主的美洲、北美洲地区依然是两家 EDA 公司最主要的营收来源地 区,历年以来美国/美洲地区营收能占到两家公司年度营收的 40% 以上。 以中国、日本、韩国为代表的亚洲国家和地区,半导体产业同样持续活跃发展,同样贡献了两家公司的重要营收体量。

高产品化水平、高议价权催生高毛利率

作为 EDA 行业的两大巨头, Synopsys、Cadence 两家公司在行业内具备较强的话语权与议价权。同时,两家公司始 终提供标准化程度极高的产品。高产品化水平叠加高议价权,使得两家公司的毛利率始终处于相当高的水平。 自有披露以来,两家公司的年度毛利率均未低于 70%。

Synopsys、Cadence 盈利能力极强

同样,在逐步稳固自身的行业地位后,Synopsys、Cadence 开始逐步提升自身的盈利能力。自2010年以来,在 US GAAP 会计标准下,两家公司的归母净利率基本都在 10% 以上,如 Cadence 自 2019 年以来归母净利率甚至一直在 20% 以上。

EDA 发展的几个机遇

万物智能时代,半导体产业市场规模向万亿美元展望

PC 机、互联网、移动端的发展浪潮,催生了半导体产业的快速发展。而当前人工智能的跨越式前进、云与端侧 IoT 技 术的普及应用、软件定义系统的不断成熟,则带来了万物智能(Pervasive Intelligence,或“普适智能”)时代,也推 动半导体产业向万亿美元市场进一步快速扩张。参与半导体行业的企业类别也开始快速增加。

汽车与人工智能成为新的半导体市场增长驱动力

在传统电子半导体领域开始呈现周期性发展的时候,汽车的电子化、人工智能的飞跃,使这两者成为半导体市场持续 增长的新的驱动力。 根据 GMI 的数据,2023 年全球汽车半导体市场大约为 693 亿美元,到 2032 年这一数字将超过 1800 亿美元,对应 期间增速将超过 11%。 人工智能方面,我们仅以基础服务领域的 HPC 市场为例,根据 Hyperion Research 的数据,2024 年整个 HPC-AI 市 场的总销售额达到 599.3 亿美元,增长了 23.5%,到 2029 年这一规模将达到 1159.30 亿美元,2024-2029 年 CAGR 达 14.10%。

摩尔定律放缓后:从单芯片向系统级优化——SysMoore(系统摩尔定律)

摩尔定律作为半导体产业的发展黄金定律之一,自提出以来即持续推动半导体产业快速发展。但随着晶圆制造工艺接 近物理极限,单靠微缩晶体管工艺尺寸,已经难以满足芯片集成度和系统规模两年翻一倍的目标,而由于先进工艺芯 片产线投资及开发成本上升剧烈,晶体管工艺尺寸微缩带来的电子产品成本下降的红利也开始削弱。

因此,更多人把目光从芯片级投向系统级。在 2021 新思科技全球用户大会(SNUG World 2021)上,新思科技联席 CEO、创始人 Aart de Geus 提出“系统摩尔定律(SysMoore)”概念。系统摩尔定律将提升集成度和复杂度的理念 拓展到电子系统的每个环节,从硅晶圆、晶体管、芯片、系统硬件到软件和服务,每一个环节都可以为构建更复杂、 性能更高、能耗更低而成本更优的产品做出贡献,开发者不再只依赖工艺和架构等少数几个维度去实现性能和复杂度 的指数型提升,将指标分散到不同环节去承担之后,电子系统性能和功能复杂度增长曲线重回指数型增长轨迹。

复杂性始终是 EDA 发展 的第一驱动力

半导体产业生态发生了很大变化

先进制程代工厂商的减少。最先进工艺晶圆制造生产线的建设成本不断抬升——一条最先进逻辑工艺生产线,投入资 金从几亿美元上升到如今超百亿美元——使得众多厂商退出了先进工艺制造竞赛,在 2005 年时,拥有先进工艺 (130-90 纳米)晶圆制造产线的厂商有十多家,到 2021 年,还能持续进行先进工艺产线投入的厂商只剩下台积电、 三星和英特尔三家。

更多非传统半导体企业涌入半导体产业。先进工艺制造成本上升推动了无晶圆模式(即晶圆制造代工与芯片设计分开) 持续繁荣,而芯片设计参与者主体也从芯片设计公司,延伸到了互联网巨头。如国内的百度、阿里和腾讯,国外的微 软、谷歌和亚马逊等都纷纷宣布自研芯片。

激烈的市场竞争催生差异化需求。在汽车(自动驾驶)、人工智能和超大数据中心等领域,技术人员对先进工艺的追 求不遗余力。这三个方向技术复杂度高、处理数据量大,而且市场空间广阔,因此参与者众。厂商若想在激烈的市场 竞争中脱颖而出,就离不开产品差异化,而芯片的功能与性能差异是产品差异化的基础。

Multi-Die:突破 SoC 瓶颈的方式

半导体领域正经历快速变革,尤其是在人工智能(AI)爆发式增长、对更高处理性能及能效需求持续攀升的背景下, 传统的片上系统(SoC)设计方案在尺寸与成本方面逐渐触及瓶颈。此时,Multi-Die 设计应运而生,将 SoC 拆分为多 个称为芯粒的芯片,并集成到单一封装内,成功突破了上述限制。

Market.us 的报告表明,先进封装市场规模将从 2023 年的 350 亿美元增长到 2033 年的 1580 亿美元,并且预计在这 1580 亿美元中,超 600 亿美元将来自 3D SoC 和 3D 堆叠内存。

根据 Yole 的预测,到 2027 年时,约 90% 的 AI 服务器将以 Multi-Die 形式设计,个人 PC 则将有约 70% 的生产量采 用 Multi-Die 形式设计。

汽车产业需要“从硅到系统”的整体解决方案

更进一步思考,从汽车芯片的架构参数,到芯片间与电子设备间的电磁关系,再到整车整体性能表现,汽车的最终产 品性能已经不再仅是单纯的性能与参数堆叠,而是从芯片、从硅片设计开始的整体优化的结果。换言之,汽车产业需 要的是“从硅到系统”一体化的解决方案,这意味着汽车上的电子与机械系统开始逐渐融合,割裂的设计、分析与验 证工具已经不再适用。

在此趋势下,2024 年 1 月,新思科技宣布拟收购世界仿真龙头企业 Ansys,该收购于 2025 年 7 月正式宣布完成。在 Ansys 的仿真能力助力下,新思科技为客户提供了“从硅到系统”的整体数字解决方案。

提升效率:EDA 与 AI 的 结合

半导体公司预计将广泛应用生成式 AI,其中研发/工程最受关注

半导体产业在应用 AI 方面一直在探索。根据毕马威 2023 年的调研,在 172 位受访半导体公司高管中,约 56% 的人 认为接下来两年自己所在的公司在研发/工程领域可实施生成式 AI,领先于所有其他选项。

新思科技的 EDA+AI 探索历程

纵观新思科技的 EDA+AI 探索历程,可以发现每次人工智能领域发生重大、划时代的事件,都会对 EDA 的 AI 化应用 产生较强的催化作用。 

当前,新思科技已形成全栈式 AI 驱动型 EDA 解决方案 Synopsys.ai,主要包括 GenAI、优化设计与验证、数据分析 三类产品。

DSO.ai:业界首款用于芯片设计的自主人工智能应用

新思科技于 2020 年初推出了 Synopsys DSO.ai (设计空间优化 AI),DSO.ai 是业界首款用于芯片设计的自主人工 智能(AI)应用,它在芯片设计的超大解决方案空间中搜索优化目标,利用强化学习来改善功耗、性能和面积。 DSO.ai 通过对 Synopsys Fusion Compiler 和 IC Compiler II 的工作流程中大规模设计选项的探索,自动化次要决 策,能够提高工程生产率,并快速交付结果。

简单来说, DSO.ai 不需要模拟所有可能的芯片布局和绕线方式,而是利用人工智能来评估架构选择、功率和性能目 标等所有组合,然后模拟不同的布局,在短时间内找到符合预期性能、功率、面积和成本(PPA)组合的布局。

相较传统的物理设计空间探索,DSO.ai 会自动搜索庞大的潜在物理设计解空间,以获得最佳布局,节约时间并且一般 会得到性能更高、功耗更低和空间更少的解。

Cadence Cerebrus ® AI Studio:显著提升 PPA 和生产力

Cadence Cerebrus ® AI Studio 是一个专为系统级芯片(SoC)设计实现而打造的代理式 AI 设计平台,它是业界首款 多模块、多用户芯片设计工具,融合先进的 AI 技术与智能工作流,优化拥有数十亿实例且极其复杂的分层 SoC 设计。 该平台支持单一工程师并行设计多个模块,实现了大规模并行处理,显著提升工程师人均 SoC 设计产出。该工具可将 芯片交付周期缩短 5 倍到 10 倍,显著提升性能、功耗和面积(PPA)表现,同时实现设计效率的指数级跃升。

在 Cerebrus 这里,提出新的(更优的)方案、高效执行流程、分析数据并从中学习等任务,都由一个高效的机器学习 (ML)驱动的流程自动化机制来处理。Cerebrus 巧妙地利用有关工具选项、库选项和设计约束的最优组合信息,智 能地创建更优化的实施流程(称为“方案”)。通过应用先进的强化学习机器学习技术,Cerebrus 从数据中学习,并 不断改进 PPA 结果。

报告节选:


(本文仅供参考,不代表我们的任何投资建议。如需使用相关信息,请参阅报告原文。)

相关报告
评论
  • 相关文档
  • 相关文章
  • 全部热门
  • 本年热门
  • 本季热门
  • 全部热门
  • 本年热门
  • 本季热门
  • 最新文档
  • 最新精读
分享至