2025年半导体行业深度报告：先进封装赋能国产算力芯，设备材料封测产业联动

先进封装概述

全球集成电路封装技术经历五个发展阶段

根据《中国半导体封装业的发展》，迄今为止全球集成电路封装技术一共经历五个发展阶段。当前全球封装行业的主流技 术处于以CSP、BGA为主的第三阶段，并向以系统级封装（SiP）、倒装焊封装（FC）、芯片上制作凸点（Bumping）为代表 的第四阶段和第五阶段封装技术迈进。

自20世纪70年代起，目前集成电路封测技术已经发展到第五阶段，核心技术包括微电子机械系统封装（MEMS）、晶圆级系 统封装-硅通孔（TSV）、倒装焊封装（FC）、表面活化室温连接（SAB）、扇出型集成电路封装（Fan-Out）、扇入型集成 电路封装（Fan-in）、多维异构封装（2.5D、3D）等。

摩尔定律逼近极限，先进封装成为突破性能瓶颈的重要方向

随着摩尔定律逐渐逼近物理极限，传统芯片制程微 缩面临多重挑战，工艺制程受成本大幅增长和技术 壁垒等因素上升改进速度放缓。

先进封装在不依赖制程工艺提升的前提下，可实现 芯片高密度集成、体积微型化以及成本降低等显著 优势，成为突破性能瓶颈重要方向。

2.5D封装成为当前主流封装技术，未来将与互联密度更高的3D封装技术并存

传统封装以单芯片集成和低互连密度为特征，依赖成熟工艺 但性能受限；3D封装通过垂直堆叠芯片与硅通孔（TSV）实 现超高密度集成，混合键合技术将互连密度提升至10^6/mm2 级别，却面临热耗散复杂与成本高企的挑战。2.5D封装则通 过硅/玻璃中介层在平面内集成多芯片，结合TSV与微凸点技 术，兼顾高密度互连、异构集成等优势。随着技术的不断发展，2.5D封装将面临更高集成度的需求， 可能与逐步成熟的3D封装技术并存，以满足不同应用场景。

英特尔：EMIB是首个2.5D嵌入式桥接解决方案，Co-EMIB融合EMIB和Foveros

英特尔先进封装技术主要包括Foveros、ODI、EMIB和CoEMIB四种，其中EMIB是典型的2.5D封装结构。 EMIB不使用其他方法常见的大型硅中介层，而是采用具有 多个布线层的小型桥接芯片。作为首个2.5D嵌入式桥接解 决方案，EMIB与CoWoS相比主要优势在于避免了转接板所带 来的生产费用、工艺限制和尺寸约束的问题。

CoWoS-L逐渐取代CoWoS-S，板级封装发展成共识

CoWoS产能成为英伟达AI芯片供应瓶颈，台积电引入其他代工/封测厂以扩充产能

CoWoS产能成为英伟达AI芯片供应瓶颈。台积电正积极扩产，同时引入其他代工厂（如联电）和封测厂（如Amkor）以扩大 产能。 我们认为国内龙头封装公司将受益于这一产业趋势，与国内AI芯片供应链合作以突破先进封装。

中介层尺寸不断增大，板级封装成为共识

随着中介层尺寸不断增大，板级封装成为共识。板级先进封 装在能够保证封装精度情况下拥有更高的产出效率、更少的 物料损耗和更大的有效曝光面积等优势，同时减少了涂料的 浪费，相较其他封装方式拥有更低的成本。此外，中介层材料从CoWoS-L的有机材料变成玻璃基板，更好 的热稳定性和高平整度，TGV技术成为核心。

国际/国产主流算力客户先进封装解决方案

英伟达自Blackwell系列起开始采用CoWoS-L封装

英伟达Hopper系列芯片采用CoWoS-S封装，自Blackwell系列起开始采用 CoWoS-L封装。英伟达Rubin系列芯片采用CoWoS-L封装，现已完成流片，预计2026年实 现量产。 CoWoP方案短期不太可能规模量产，板级封装成共识。

AMD将SoIC封装技术应用于CPU和GPU产品

AMD通过采用扇出RDL和SoIC封装技术以拓展CPU和GPU产品的本地缓 存。CPU产品方面，Ryzen 5 5800X3D采用第一代SoIC技术，Ryzen 7 7800X3D中采用第二代SoIC技术。GPU产品方面， MI325X/MI350/MI400系列均采用SoIC封装技术。  2024年12月，台积电展示了其第三代SoIC技术，键合密度是第二代 技术的1.85倍。

国产算力芯片厂商正积极布局先进封装技术，并向CoWoS-L等方向拓展

国产算力芯片厂商正积极布局先进封装技术，并向CoWoS-L 等方向拓展。 华为于2023年申请了一项四颗die合封结构的专利，其中die 间互连采用的是类CoWoS-L技术，即RDL+嵌入式硅桥。

报告节选：

编辑：火腿肠