2025年CREDO公司研究报告：高速连接后起之秀，迎AI发展良机

1. 投资分析

核心数据预测：我们预计 Credo 2025-2027 财年的营业收入分别为 4.36 亿美 元、7.82 亿美元、10.3 亿美元，同比+126%、+79%、+32%。我们预计 NonGAAP 净利润分别为 0.83、1.87、3.28 亿美元，同比+469%、+125%、+76%。 对应经调整 EPS 为 0.54、1.20、2.12 美元。

分业务收入预测如下： 产品业务： AI 数据中心建设需求旺盛，网络重要性持续提升，公司 AEC、 DSP 等产品均有望显著受益，我们认为产品业务将是公司最重要的增长来 源。随着 AEC 在更多客户处得到应用，400G、800G、1.6T 等高速率 AEC 持续迭代，有望驱动产品收入高增。此外光学 DSP 产品在行业需求高增的 情况下，通过性价比、功耗等优势逐步实现份额提升，收入也将迎来高增。 我们预计产品业务 2025-2027 财年收入分别为 3.96、7.33、9.73 亿美元，同 比+173%、85%、33%。 产品工程服务：我们预计产品工程服务未来将受益于更多的客制化需求，收 入将持续增长。我们预计 2025-2027 财年产品工程服务收入分别为 0.18、 0.23、0.30 亿美元。该业务收入占比近三年在 10%上下，预计未来以 SerDes 和 DSP 技术为核心的产品收入比重上升，而产品工程服务占比将不足 10%。 IP 授权：高速连接 IP 是公司的业务发展的基石，有重要的战略意义，我们 预计 IP 授权业务将保持相对稳定的增长,2025-2027 财年将分别实现 0.22、 0.26、0.30 亿美元收入。考虑到公司未来整体收入基数快速扩大，IP 授权的 收入占比将不足 10%。

费用率预测：我们预计随着 Credo 出货规模大幅增长，经营杠杆将带来费用 率的快速下降。我们预计 2025-2027 财年研发费用率分别为 40%、29%、

2. 高速连接后起之秀，迎 AI 发展良机

2.1. 业务概览：专注高速连接解决方案

Credo 2008 年成立，是一家专注于高速连接解决方案的公司。Credo 的产品 均基于 Credo 在串行化/解串行（SerDes）和数字信号处理器（DSP）上的专 利技术。Credo 的产品主要包括芯片、有源电缆（AEC）以及 SerDes Chiplet； IP 解决方案主要为 SerDes IP 许可。

2.2. 发展历程：持续创新 SerDes 技术，AI 加速商业化进程

Credo 发展历程可以分为三个阶段： 2008-2012：创业起步阶段，公司专注 SerDes 技术创新。2008 年，Credo 成 立，由 3 名海归华人创始人以自有资金为主在中国创立。公司总部设在开 曼群岛，上海是全球研发中心。2008-2012 年期间，公司持续开发自有 IP 的 Serders 架构，速率从 25G 提升至 50G。 2013-2017：商业化阶段，公司拓展多个高速通信品类。2013 年，公司开始 寻求将 SerDes 技术进行商业化。2014 年，公司聘任 Bill Brennan 担任 CEO， 公司签署首个 NRE 和 IP 服务合同。在 2016、2017 年，公司分别拓展线卡 PHY、交换芯片领域。

2018-2022：创新引领阶段，公司创建 AEC 品类，SerDes 技术持续追赶， AI 浪潮下迎来发展机遇。2018 年，公司创新推出 AEC 产品，为数据中心 短距离传输提供支持。DSP SerDes 架构持续优化，不断追赶行业领先玩家。 同时，公司也积极寻求融资，2022 年，公司在纳斯达克 IPO 上市。2024 年， 得益于 AI 行业加速，公司 AEC 产品等产品需求旺盛，出货规模快速增长。

2.3. 高管及员工：管理层技术背景深厚，重视培育研发团队

公司高管技术背景深厚，任职时间普遍较长，稳定度高。公司 CEO、CFO、 CTO、COO 等高管均有电气工程的专业背景，并在多家头部的通信和计算 半导体公司工作过，行业经验积累深厚。其中，CTO 和 COO 均为公司的共 同创始人，高管任职时间普遍较长，管理层较为稳定。CEO William Brennan 于2013年加入公司，其此前有多家科技企业的任职经验，加入后，带领Credo 加速推进 SerDes 技术的商业化，拓展多个品类，收入规模持续增长。

公司员工人数逐步增长，工程师占比超 80%，重视培育研发团队。截止 2024 年 4 月 27 日，公司拥有 500 名员工，其中 407 位是工程师，137 名工程师 分布在北美地区，270 名工程师分布在亚洲。上海是全球研发中心，并在硅谷、中国香港、中国台湾、武汉、南京均设有分支机构。

2.4. 股权结构：机构投资者持股比例靠前，结构稳定

Credo 股权结构稳定、集中度适中，机构投资者持股比例靠前。Vanguard 为 第一大股东，持股 9.76%，公司创建者 Cheng、Lam 分别持股 5.41%、2.80%。 前十大股东合计持股 41.57%。

Credo 控股集团有限公司于 2014 年在开曼成立，直接持有 Credo 集团有限 公司（Credo Technology Group Ltd，简称 CTGL），该公司拥有中国内地、 中国香港和美国子公司的全部股份。Credo 目前在中国大陆地区下设两家全 资子公司：默升科技，为集团研发中心；芯境科技，致力于为中国客户提供 更及时周到的售前与售后服务，以支持中国系统厂商的快速发展。中国香港 和美国子公司负责向第三方客户分销有形商品和增值服务。

2.5. 财务状况：收入加速增长，经营杠杆有望带动盈利能力改善

Credo 近年收入呈增长态势，25 财年受 AI 需求驱动增长加速。FY2022- FY2024，公司分别实现 1.06、1.84、1.93 亿美金收入，FY2024 增速放缓， 主要受大客户的架构变化，AEC 订单需求下降导致。FY2025H1，公司实现 收入 1.32 亿美金，同比增长 66%，主要来自 AEC、光模块 DSP 等 AI 相关 产品驱动。 收入结构来看，Credo 收入可分为产品、产品工程服务、IP 授权。公司产品 主要基于 SerDes 和 DSP 技术开发，包含 AEC、SerDes Chiplets、线卡、 ODSP 等。IP 授权主要包含公司的 SerDes IP 授权。目前产品业务贡献绝大 部分营收，FY25H1，产品收入占比超过 90%。

Credo 整体毛利率较高，产品业务毛利率逐步提升。FY2022-FY2024，公司 分别实现 60%、58%、62%的毛利率，FY25H1，毛利率为 63%。公司 FY25Q1 业绩交流会表示，其长期毛利率目标为 63%-65%。分业务来看，产品工程 服务、IP 授权业务毛利率保持在较高水平，FY25H1 分别为 87%、97%。产 品业务毛利率在快速提升中，FY25H1 达 60%，这主要是出货量规模连续 增长，规模效应带动盈利能力提升。

Credo 当前费用率仍处于较高水平，未来随着收入规模扩大，费用有望摊 薄。FY2022-FY2024，公司研发费用率约在 45%上下，公司销售、一般及行 政费用率约在 30%附近。 公司 Non-GAAP 净利率逐步改善，还有较大提升空间。FY2022-FY2024， 公司分别实现-10%、8%、5%的净利率，FY25H1，Non-GAAP 净利率提升 至 15%，实现 1929 万美元 Non-GAAP 净利润。公司对 Non-GAAP 毛利率、 Non-GAAP 营运利润率的长期目标分别为 63%-65%、30%-35%。

3. AI 短距连接场景爆发，AEC 是公司未来核心增长引 擎

3.1. Credo AEC 品类丰富，行业领先

Credo 的 HiWire AEC 系列产品主要分为 SWITCH、SPAN、SHIFT 和 CLOS 系列，可提供 100G、200G、400G、800G、1.6T 的连接速率，适合各种超 级数据中心、AI、云、高性能计算以及 5G 电信核心网中的短距离连接。 400G AEC 是当前公司主要出货产品，800G AEC 有望逐步在 2025 年开始 放量。公司也领先推出了 1.6T AEC 产品（16*106G），单端口功耗在 20w， 进入批量出货阶段还需时日。 微软、亚马逊等多家超大型企业是公司重要客户。FY25Q2，前三大客户营 收占比分别为 11%、33%、14%。xAI 也在 OCP 展会期间表示对 Credo Hiwire ZeroFlap AEC 表示出了极大的兴趣。公司在 FY25Q2 业绩交流中表示，目 前与几位即将量产的客户均进展良好。

目前，Credo 的 AEC 主要通过中国台湾厂商 Bizlink 代工生产，其产能在中 国、马来西亚均有分布。

3.2. AEC 具备性能、功耗、成本优势，有望成为短距连接重要选 择

3.2.1. AEC 采用 Retimer 芯片，高效补偿信号损耗

在高速串行链路中，数据传输通道通常有三种：短距离的 PCB 走线、设备 间的连接线缆、长距离的传输光缆。由于串扰、插入损耗、回波损耗等原因， 信号完整性会收到影响。通常有 Retimer 和 Redriver 两种类型器件可以补偿 信号完整性。 Redriver 是一个模拟器件，通过 Rx 侧的均衡器功能对衰减信号进行补偿， 或是选择性地提供 Tx 线性均衡以补偿输出端的信道损耗。没有 CDR（Clock Data Recovery，时针数据恢复）电路，仅通过均衡电路进行补偿。 与 Redriver 相比，Retimer 不仅可以通过均衡功能补偿耗损，还增加了 CDR 电路。通过从输入信号提取、恢复时钟信号，进而恢复数据信号，不但补偿 了传输损耗，而且同时解决了由于串扰、回波损耗、符号间干扰和抖动的问 题。同时因为有额外的 CDR 电路，Retimer 的延时、功耗和电路面积都要 有所增加。 AEC（Active Electronic Cables，有源电缆）在铜缆的两头加上了 retimer 芯片，用于提高信号传输能力。

3.2.2. Retimer 芯片和铜线是 AEC 核心物料

AEC 主要由 retimer 芯片、铜线、连接器组成。其中，芯片和铜线是核心 物料，大概占据物料成本的 70%以上。 目前 AEC 芯片厂商有 Credo、博通、Marvell、Alab。其中，Credo 的 retimer 芯片主要供自己的 AEC 产品使用，博通、Marvell、Alab 的 retimer 芯片则 提供给外部厂商使用，比如安费诺、莫仕、泰科、新易盛等 AEC 组件。 铜线厂商负责将纯铜或铜合金加工为各种规格的铜材。高速线缆常见的 AWG 值（American Wire Gauge，美国线规，用于衡量导线直径）通常有 26AWG、32AWG，分别对应 0.40、0.20 毫米直径，而 AEC 通常采用 28AWG34AWG，体积较小。目前该领域主要厂商有沃尔核材、兆龙互联、精达股 份、神宇股份等。

3.2.3. 随着传输速率提升，AEC 有望得到更广泛使用

铜连接在短距离传输场景下有显著的功耗、成本、可靠性优势，有望受益于 AI 带来的短距离传输需求爆发。铜缆相比光纤具备成本低、功耗小、可靠 性高等优势，尽管光纤不可替代地用于长距离传输中，但在 7 米以下的范 围内，铜缆优势显著。具体的，铜连接可用于 AI 芯片互联、AI 服务器互联、 服务器到 Rack 交换机、Rack 交换机互联、Spine 交换机互联、核心交换机 互联等场景。传统数据中心主要依靠前端网络进行数据传输，而近年来，AI 快速发展，促使数据中心逐渐增加后端网络，将多个 GPU 连接成强大的计 算系统愈发重要，这种变化也带来了大量的短距离连接需求。

数据中心铜缆连接方式除 AEC 外，还有 DAC 和 ACC。DAC（Passive Direct Attach Copper，无源电缆）由铜导线和泡沫绝缘芯线组成；ACC（Active Copper Cable，有源铜缆）采用 Redriver 芯片，使用 CTLE 均衡来调整 Rx 端的增益。

AEC 传输过程具备高可靠性、功耗低、传输距离相对 DAC 更长的优势， 有望在高速传输场景下得到更广泛应用。与 DAC 相比，AEC 重量更轻、体 积更小，约比 DAC 轻 75%，比 DAC 细 50%，这让它们更容易规整和管理， 不容易阻挡机架的空气流影响散热。AEC 价格和功耗在铜连接方案中也略 高，但相比光学方案依然明显更低，据 Credo，AEC 功耗不足 AOC 的一半， 可靠性远超 AOC，总拥有成本（TCO）比光学方案节约近 65%，以 400G AEC 为例，单端功率在 5 瓦左右，与一个 400G 的光模块相比，功耗可以 降低大约 50%。 随着单通道传输速率进入 100G、200G，无源电缆 DAC 的信号损耗、线缆 体积将面临较大挑战，而 AEC 能够较好满足传输需求，有望在高速传输中 得到更广泛的应用。据 Marvell 预测，进入 100G、200G 单通道速率，DAC 分别能传输 2 米、1 米，而 AEC 可以传输 5 米、3 米。实际产品情况看， Credo 100G 单通道的 AEC 可以实现 7 米传输。

光学方案 AOC 虽然性能优越，但存在成本和功耗较高的问题，AEC 较好地 在传统DAC与AOC这两种高速互联方案中找到了平衡，不仅传输速率高， 且具有低功耗优势。

3.3. AEC 核心门槛在于 retimer 芯片，竞争格局集中

3.3.1. 基于 Serdes 的 retimer 芯片是 AEC 关键门槛

retimer 芯片是 AEC 组件的关键门槛，其核心技术基于 SerDes。SerDes 技 术的核心在于通过串行链路传输和接收数据。一个完整的 SerDes 系统，包括参考时钟、PLL（锁相环）、上层协议、编解码、发送端 (TX)、信道（Channel）、 接收端(RX)等部分组成，SerDes 通常作为 phy 芯片或者集成在 IP 核中。 SerDes 需要非常精确、超低抖动的元件来提供用于控制高数据速率串行信 号所需的参考时钟。具体技术难点包括高频低抖动时钟的生成（Tx PLL 的 设计、各种各样的 jitter 对 BER 的影响）、信号完整性考虑（如 Tx 的 FFE、 Rx 的 CTLE 和 DFE）、Rx 的 CDR 实现环路等等。随着带宽需求持续增加， SerDes 技术在设计复杂度、功耗、复杂调制方案等方面面临更大挑战。 SerDes 速率正在跨入 224G 时代，Marvell、等多家厂商均已推出相关产品。 2024 年 DesignCon 展会上，Cadence 和 Synopsys 两家公司披露了专为 3nm 台积电工艺设计的 SerDes IP 的规格和测试数据。Cadence 透露，其长距离 SerDes 提供了 35-40dB 的损耗预算。Marvell 也展示了 224G 组件。

3.3.2. AEC 可分为以太网 AEC、PCIe AEC，竞争格局相对集中

计算机通信大体可以分为服务器内部和服务器外部的通信。其中，用于服 务器内部 GPU 互联的主要方式有 NVLink 和 PCIe 两种方式，以太网也在 逐步进入这一领域。PCIe 可广泛应用于各种场景，通用性好，主要用于连 接 CPU 与各类高速外围设备，如 GPU、SSD、网卡、显卡等。但在多个 GPU 互联的高性能计算场景下，PCIe 带宽、可拓展性受限，为了突破 PCIe 的限 制，NVDIA 推出了 NVLink 技术，速率可达 PCIe 协议数倍。 此外，部分大型云厂商也对芯片互联提出了多种自研方案，比如谷歌的 ICI 协议配合光交换机可实现 600GB/s 传输速率（TPU v5p）、微软类似 RoCE 的定制协议可支持单芯片 600GB/s 传输速率。 服务器外部通信协议主要可分为以太网和 InfiniBand。InfiniBand 迭代升级 快，专为高性能计算设计，目前可支持单端口最高速率 800Gbps，价格昂贵， 交换机供应商为 Mellanox。以太网生态也在积极赶超，博通、Marvell 等厂 商的单端口 800Gbps 交换机也已规模量产，以太网优势在于通用性好，可 以更好与企业原有业务连通，同时价格更低。

根据交换协议的不同，目前 AEC 主要可分为以太网 AEC 和 PCIe AEC。 以太网 AEC 目前最高速率已达 200GB/s（1.6Tbps），主要参与者有 Credo、 安费诺、莫仕等；PCIe AEC 目前最高速率芯片可支持 16 通道的 PCIe 6 传 输，对应 128GB/s，其生态主要参与者有 Alab、Maxlinear 等，同时，以太 网 AEC 芯片厂商也在积极推出 PCIe 相关产品，博通、Marvell、Credo 都已 推出 PCIe 6 retimer。

3.3.2.1. 以太网 AEC

目前以太网 AEC 可以分为 Credo 的自研芯片方案，以及安费诺、泰科、莫 仕等厂商外采商用芯片两种方案。

Credo 发明并定义了 AEC，在 AEC 的生态系统建设方面发挥了主导作用。 Credo 发布了行业首个 800G AEC 和 1.6T AEC。2019 年，公司发起 HiWire 全球产业联盟（HiWire Consortium），旨在推动短距离超高速有源电缆（AEC） 连接标准的发展，最终实现多源、即插即用的 AEC 生态。联盟汇集了云服 务提供商、服务器制造商、高速交换机芯片公司、传输芯片公司、光模块供 应商和光电连接器等众多企业。联盟制定了正式的认证流程，并计划设立第 三方认证实验室，确保所有认证产品符合统一标准。 Credo 的核心竞争优势来自核心芯片能力、对生产流程的高度掌握以及产 品多样性。1）芯片设计方面，Credo 技术团队积累深厚，可以使用成熟的 12nm 工艺实现与竞争对手 7nm 工艺相当的系统功耗，产品在功耗和成本上 都具备显著优势，Credo 芯片功耗通常比对手低 25-30%。必要时，公司也 可以切换到更为先进的制程工艺，在新一代高速传输下继续保持领先的能 效，Credo 决定采用 3nm 工艺用于生产单通道 200G DSP；2）Credo 通过自 有 DSP 生产和 AEC 开发，控制了从芯片到电缆的全流程设计，因此可以快 速响应市场需求，为客户提供定制化解决方案，逐渐获得了越来越多客户的 认可；3）公司专注提供互联解决方案，在相关技术做到极致，产品覆盖也 十分全面，公司拥有单通道 50G、100G、200G 产品，可以满足不同客户需 求。 Marvell、博通的 retimer 商用芯片销售给安费诺、莫仕、泰科等 Tier 1 线 缆厂商，由他们将成品组件销售给云厂商等下游客户。目前安费诺、莫仕、 泰科均已推出 800G 的 AEC 产品，正在积极开发下一代 1.6T AEC。Marvell、 博通在 SerDes 技术领域积累深厚，随着 AEC 产业需求向好，也在积极布 局。Marvell 的 AEC DSP 已经量产出货，公司认为 AEC 的需求将为 DSP 带 来一个新的 10 亿美金市场。2024 年 6 月，Marvell 推出了行业首个 1.6T AEC DSP。

3.3.2.2. PCIe AEC

随着 AI、云计算快速发展，推动服务器对数据传输速度要求越来越高，PCIe 协议传输速率也快速提升。自 2003 年，PCIe 1.0 正式发布起，可支持每通 道传输速率为 250MB/s，总传输速率为 2.5 GT/s，此后持续升级，2021 年 PCI-SIG 发布 PCIe 6.0 规范，将总带宽是提高至 64 GT/s。将在 2025 年发 布的 PCIe 7.0 规范，更是将总带宽提升至 128.0 GT/s。 PCIe AEC 领域，Astera Labs、Marvell、博通、Credo 是主要参与者，均 已推出了最新的 PCIe 6 retimer，可以最多实现 16 通道，单通道 64GT/s 速 率，支持 128GB/s 的连接带宽。Alab 从新思科技获得相关 IP 授权，其他均 为自研 SerDesIP。目前 Alab 与英伟达、英特尔、AMD 等均建立合作关系， 其 Aries 6 在 2024 年二季度已经开始量产交付。

3.4. Scale up 集群扩大，Scale out 以太网渗透率提升，打开 AEC 市场空间

算力建设规模高增，网络占比有望提升。算力建设规模持续增长，GPU 龙 头英伟达 2025 年收入预计突破 2000 亿美金。AMD 公司 CEO 苏姿丰预计， 2028 年，AI 加速器市场规模将达到 5000 亿美元。随着计算集群规模扩大， 互联需求有望超线性增长。Marvell 认为，未来 GPU 集群将很快从千卡、万 卡规模升级到十万卡规模，网络层级从两至三层升至五层，未来 GPU 和光 互联的数量比将达 1：5，甚至 1：10，从而推动互连需求随 GPU 数量超线 性增长。 我们认为 AEC未来重要机会在于集群规模扩大带来的 Scale up和 Scale out 网络侧机会。根据 650 Group 的数据，预计 AEC 芯片市场将以每年 64% 的速度增长，到 2028 年达到 10 亿美元，而 DSP 推动 AEC 的年出货量达 到近 4000 万个。据 Alab 预测，PCIe retimer 和以太网 retimer 有望在 2028 年达到共 30 亿美金市场规模。

3.4.1. Scale up 催生大量短距连接需求，AEC 潜在需求增大

参考阿里云的定义，Scale up 是在一定范围内、在成本和互联技术约束下实 现的超高带宽互联。这个超高带宽互联的范围固定并且带宽是 Scale out 的数倍以上，可以在协议层面优化来支持内存语义。以 NVL72 为例，实际上 是 18 台服务器通过 9 台 Scale up 交换机连在一起的网络域，只不过是在这 个域内的带宽 9 倍于 Scale out 的大的带宽（7.2Tbps vs 800Gbps）。 Scale up 网络协议目前有两个方向：1）私有技术方向，如英伟达 NVLink、 谷歌 ICI；2）基于以太网的开放技术方向，如大型云厂商自研芯片（微软、 Tesla 等）、部分商用 GPU 芯片（AMD、英特尔）为代表。 随着大模型训练和推理对算力性能需求的持续提升，以及性价比的持续驱 动，Scale up 域会越来越大，也就是说 Scale up 集群的规模会越来越大， 从单 rack 到双 rack，再到跨多个 rack 将成为必然趋势。Scale up 集群规模 将向百卡、千卡级别演进，带来巨大的短距连接新增需求，单颗 GPU 所对 应的 AEC 需求比例有望增长。AEC 作为传输距离、成本、功耗的综合优 选项，有望得到更广泛的应用。

3.4.2. Scale out 网络以太网渗透率提升，打开以太网 AEC 应用空间

Scale out网络中，我们预计随着推理需求高增，AI ASIC芯片部署规模扩大， 以太网渗透率会进一步提升，开放的以太网生态有助于改善网络竞争格局， CSP 对于网络方案的决策权增加。而服务器网卡到柜顶交换机之间距离较 短，以太网 AEC 将有较大的应用潜力。

3.5. AI 基建和 PCIe 5.0 渗透，拉动 PCIe 重定时器需求

3.5.1. PCIe Retimer 用于解决信号传输速率提升带来的插入损耗问题

重定时器（Retimer)用于解决高速信号传输中的衰减问题。Retimer 使用内 部时钟恢复电路(CDR),从输入的信号中提取时钟信息，根据提取的时钟信 息对信号重新采样，去除信号在传输中引入的抖动不良影响，最后将重新采 样后的信号按照恢复的时钟信号进行重新定时输出。

随着传输速率提高，PCIe 信号的插入损耗也逐渐增加，Retimer 芯片有助 于提升信号质量。PCIe 6.0 的插入损耗预算为 32dB，即在传输过程中信号 的总损失不能超过 32dB，PCB 电路板的最大走线长度为 3.4 英寸，超过这 个长度会导致信号质量的下降，影响信号传输的质量。通常使用更换高速 PCB 板材、引入 Redriver、引入 Retimer 三种方法应对传输损耗。引入 Retimer 扩展链路，可以在有限的走线长度和损耗预算下提升信号的传输质量，在连 接 CPU 和 GPU、NVMe SSD、Riser 卡中发挥重要作用。

3.5.2. PCIe 5.0 渗透和 AI 集群建设拉动 PCIe 重定时器需求

Retimer 可应用于通用服务器和 AI 服务器领域，AI 服务器出货量持续增 长，或拉动 PCIe Retimer 市场。Retimer 芯片在长距离信号传输下作用更显 著，信号恢复能力更强，成本也极大程度降低，常用于数据中心、服务器等 场景。AI 服务器中至少需要一颗 PCIe Retimer 芯片保证 GPU 和 CPU 的信 号连接，Astera Labs 在 8 卡 GPU 的 AI 服务器中配置了 8 颗 PCIe 4.0 Retimer 芯片。 通用服务器领域需求由 PCIe 5.0 渗透率拉动。一台通用服务器通常配置 1- 2 颗 Retimer 芯片。PCIe 迭代带来的带宽升级和数据传输数量增长，但服 务器物理尺寸受限于工业标准，集成 Retimer 可以弥补传输路径中造成的信 号损失。支持 PCIe 5.0 的主流服务器逐步上量将会推动 Retimer 市场需求攀 升。 根据 QY Research 统计及预测，2021 年 PCIe 芯片全球销售额 7.9 亿美元， 预计按 11.9%的年复合增长率增长，2028 年将达 18 亿美元。

3.5.3. PCIe 重定时器竞争激烈，Credo 具有功耗和成本优势

PCIe Retimer 技术壁垒较高，主要玩家为数模芯片厂商，市场竞争激烈， 不断有新玩家涌入。目前 Astera Labs、Montage Technology（澜起科技）、 Parade Technologies(谱瑞科技)占据主要市场。瑞萨科技、TI、Microchip、 Credo 也积极投入 PCIe Retimer 产品研发。 Astera Labs 在 Retimer 市场具有绝对领先优势。Astera Labs 是最早发布并 量产 PCIe 5.0 Retimer 的公司，在 PCIe 4.0、5.0 市场上占据大半份额，是亚 马逊、微软、谷歌、英伟达等公司的主要供应商。Astera Labs 的 PCIe 6.0 产 品已经向客户提供样品。谱瑞科技是最早进入这一领域的厂商，产品通过 Intel、AMD 的验证,目前可以量产 PCIe 4.0，5.0 产品已经发布。澜起科技目前拥有 PCIe 3.0、4.0 和 5.0 系列产品线，是国内唯一能量产 PCIe 4.0、5.0 Retimer 的厂商。 此外 Marvell、博通也在积极在此领域展开竞争。Marvell 在 2024 年 5 月发 布 5nm 制程的 PCIe 5.0 和 6.0 Retimer 产品，Alaska P 支持 PCI 6.x 标准， 和 CXL 3.x 技术,具有 8 和 16 通道版本，支持高于 40dB 的损耗预算。博通 3 月发布的 Vantage 5 和 6 分别支持 PCIe 5.0 和 6.0 解决方案，同时兼容 CXL 2.0 和 CXL 3.1 技术。

Credo 基于成熟的 SerDes 技术,开发 PCIe Gen6 和 Gen7 产品，于 2024 年 10 月 OCP 上展出。Credo Toucan PCIe 6.0/CXL 3.x Retimer 采用台积电 7nm 工 艺制程，Magpie PCIe 7.0/CXL 4.x 采用 5nm 制程。英特尔和 Credo 在硅前 协同仿真环节开展合作。Credo Toucan 系列计划在 2024 第四季度向客户提 供样品，Magpie 系列在 2025 年下半年开始提供样品。 Credo 采用的成熟的工艺制程具有绝对的成本竞争优势。Credo 采用的低功 耗工艺，使得同 PCIe 版本下，Credo 功耗上低于博通最新的 Vantage 6 系 列，仅为 11W。在性能方面，Credo 可以实现 43dB 的 PAM PCIe 通道，其 他厂商多为 36dB 的通道损耗，具有更高的传输性能。和博通 5nm 工艺制 程相比，Credo 采用的 7nm 工艺可实现更高的性能，Credo 可通过成熟的工 艺技术节点压低生产成本，以获取更大的竞争优势。 未来重定时器市场将会进一步扩大，应用场景多样化。重定时器早期多用 于 CPU 主板和 AI 中板/背板的连接，未来服务器设计旨在分解 CPU、GPU 内存和存储。PCIe 未来应用场景不局限于服务器内部，扩展至机架内部和 多个机架连接。在 CXL 助力下，PCIe 和 DAC、有源铜缆、AOC 和收发器 产品组合连接起来，将广泛应用于后端结构网络。

3.6. 光学 DSP 低功耗优势显著，市场份额有望进一步提升

3.6.1. 超大规模算力集群建设推升高速率 DSP 芯片需求

DSP(数字信号处理器)是专门用于处理数字信号的微处理器，是光模块中的 核心部件。DSP 芯片拥有数字时针恢复功能和色散补偿功能。光传输速率 达到 50Gb/s 以上时，光线偏振膜色散影响加剧，信号衰减更快，影响信号 传输的质量和链路有效传播距离。所采用的 PAM4 技术对信噪比的要求更 高，系统的误码率上升，通常使用 DSP 技术减轻信号失真，实现复杂的调 制机制和向前纠错提升数据传输质量。 DSP 技术壁垒较高，市场竞争者较为有限，头部效应显著。目前光模块 DSP 芯片的主要玩家有 Marvell、博通、MaxLinear、Credo。在高速率光模块市 场 Marvell 具有绝对竞争优势，Marvell 在 PAM4 DSP 市场份额超 60%，博通紧随其后，预计占据 30%的市场份额。Credo 在 100G 和 400G 有少量出 货，预计市场份额不足 10%。 超大数据中心建设和 AI 算力热潮推升高速率光模块需求。人工智能和云工 作负载对高带宽和低延迟的性能需求改变数据基础设施架构，从叶脊结构 转向胖树架构更迭，无收敛结构放大高速率光模块需求。据 650 Group 统计, 按照出货的以太网端口数量测算，云端带宽容量每年以 50%速度增长，人 工智能带宽以每年超 100%速度增长。光模块带宽已经进入 800G 起量周期， 预计 2025 年逐步进入 1.6T 时代。据 LightCounting 预测，2023 年 PAM4 DSP 芯片销售增长，销售额超过 11 亿美元。2024 年-2026 年市场规模的攀 升由人工智能集群的 800G PAM4 光学器件推动。从 2024 年到 2029 年， PAM4 DSP 的出货量将增长两倍以上，达到每年近 1.27 亿台。

3.6.2. Credo DSP 产品品类齐全，主打低功耗高性能

Credo 光互连 DSP 涵盖 50G、100G、200G、400G、800G 的通信速率，广 泛应用于数据中心、云计算、5G、人工智能等领域。Credo 光学 DSP 产品 分为 Seagull 和 Dove 系列。 Credo Seagull 系列是单通道 50Gbps 系列的产品，有两通道、四通道、八 通道版本。Seagull 152（2*50G PAM4）被广泛用于服务器和交换机之间的 连接，Seagull 252(4*50G PAM4)支持分路连接，可用于交换机之间的连接， 或交换机下行至服务器之间连接。Seagull 452(8*50G PAM4)常应用于 AI 网 络中交换机之间的连接，也可应用于传统网络。Credo 在 Seagull 452 系列 电光侧接口上都采用了 Credo 第四代数字信号处理技术，拓展主机(电)侧信 道范围，在光侧使用最新性能增强技术，帮助客户放宽光学组件的规格要求， 提升良品率并降低生产成本。Credo 为光模块提供完整的光电芯片组合解决 方案，Credo 并提供 4*50G 的跨阻放大器(TIA)——Teal 200,配合 Seagull 系 列 DSP 无缝使用。 Credo Dove 系列基于单通道 100Gbps 系列的产品，分为四通道和八通道。 Credo 是业界首家采用 CMOS 技术将 VCSEL 驱动器和 400G/800G DSP 集 成在同一芯片上的供应商，和 EML 集成驱动器解决方案相比，DSP 和 VCSEL 直接相连成本更低。Dove 800D/410D 集成 VCSEL 驱动器，每个发 送和接收通道配置专用 PLL(锁相环)，可以实现多种通道拆分模式。Credo 最新推出 Dove 850，针对 LRO(线性接收光学)进行了优化，是一款单向 8*112GB/s 的 DSP。LRO 仅将 DSP 保留在光收发器端，移除一半的 DSP。 和完整的 DSP 光收发器相比，半重定时线性光学（HALO）可以节约 40%- 50%的功耗。完整的 DSP 光收发器功耗大约 14-15 瓦，HALO 800G 光收发 器的功耗低于 10 瓦。目前该款 DSP 已经投入生产，有一家大型数据中心用 户决定 2025 年开始部署 LRO。

DSP 的高成本和高功率问题一直亟需解决，目前 LPO(线性可拔插)、 LRO(线性接收光学)解决方案是市面上主要的技术路线。LPO 从收发器中 完全移除 DSP，依靠主机 ASIC 执行大部分信号调节和信道均衡，最大程度 降低功耗和成本，但对链路的稳健性提出较高要求。LRO 作为 LPO 的替代 解决方案，仅在模块发送路径保留 DSP，降低整个模块的功耗，在可操作 性、部署性和功耗效率之间实现平衡。LRO 方案通过保留传输 DSP，实现 光传输性能和主机分离；无需手动调整主机 ASIC，保持 IEEE 合规性；每 个模块都经过预编程满足不同的光学规格。传输 DSP 还包含额外的诊断功 能，允许使用不同的光学器件，进一步优化成本。

3.6.3. Credo 产品具有功耗优势和制程优势

Credo 的主要竞争优势在于功耗和制程。Credo 在 2020 年开始布局光学 DSP，2022 年 800G DSP 取得重大突破，追赶上 Marvell 和博通。Credo 采 用 N-1 商业模式从成本、供应周期和良率方面创造优势，Credo 5nm 产品的 性能，竞争对手需要采用 3nm 工艺才能达到相近的性能。Credo 采用专用 的 DSP 技术和均衡技术，在光侧适用特定的 SerDesIP，电侧使用不同的 IP， 力求在两端实现最佳的性能，降低能耗。 在高速率光学 PAM4 DSP 市场，Credo 的主要竞争对手 Marvell、博通、 MaxLinear 已经陆续进入 1.6T 光模块的竞争序列：（1）博通：于 2023 年 9 月 ECOC 推出其最新单通道 200G PAM-4 DSP PHY, BCM85822，配备 EML(电吸收调制激光器)和 CWL(连续波激光器)，可以部署高性能 800G 和 1.6T 链路。(2)Marvell: 于 2024 年推出业界首款 3nm 1.6Tbps PAM4 DSP,具 有 200Gbps 电气和光学接口的 1.6T PAM4 互连平台。和前代 Nova2 相比， 光模块功耗降低 20%。（3）MaxLinear：2024 年宣布和三星合作研发每通道 200G PAM4 DSP 系列 Rushmore。

高速率光学 DSP 有望成为 Credo 收入的重要引擎。Credo 最新 FY25Q2 财 报透露，光学 DSP 收入创下新高，主要由每通道 50G 和 100G 解决方案推 动，支持端口速率从 100G 至 800G。预计 FY2025 下半年和 FY2026，50G 和 100G 仍将推动光学产品营收持续增长。目前已经完成单通道 200G 3nm 设计流片。2025 年，Credo 预计提供功耗 10 瓦的全 DSP 解决方案，同时提 供功耗为一半的 LRO 解决方案，为客户提供多重定制化选项。

3.7. 提供低功耗线卡方案，网络升级带来成长机会

3.7.1. 线卡是保障数据安全完整运输的重要信号调节器件

高速信号调节器件可以扩展链路范围，以解决插入损耗大于 ASIC 接收器 的能力。高速信号调节器件可分为四类：限制转发器、线性转发器、重定时 器和 PHY。高速信号调节器件的位置主要在连接主板和线卡板的靠近背板 处，前面板上交换芯片至光口连接处。背板上连接主板和线卡板速率是固定 的，在前面板上需要 Gearbox，Link Training 等功能适应光口不同速率的匹 配。 重定时器包括 RX、TX 均衡部分，时钟恢复电路(CDR)和其他辅助功能。 RX 接收侧由 CTLE(连续时间线性均衡)、FFE(前馈均衡)、DFE(决策反馈均 衡)实现完全自适应和可编程的 RX 均衡，TX 发射侧由可编程的主光标、前 光标和后光标进行 TX 均衡。CDR 的功能是将输入的信号的时钟恢复，进 而恢复数据信号。Crossbar 是辅助电路，允许不同通道之间的数据灵活路由， 提升数据的传输效率。重定时器内部集成 PRBS generator 和 checker，PRBS FEC 分析仪，内部眼图监视器和模拟测试点，方便实际应用的时候做物理 层检查，确保数据的传输质量和可靠性。

在实际的重定时器应用中，LinkTraining、Gearbox、FEC(前向纠错)等功 能在内部集成 PHY 的产品中实现。Link Training 是一个训练过程，通过发 送低频信号握手，高速串行链路上的发送器和接收器端相应地更新均衡设 置参数。重定时器有效将链路分为两段，独立的进行训练，Auto-Negotiation Link Training 协议自动优化网络设备之间的连接，减少了手动配置的需要。

3.7.2. Credo 提供整套低功耗线卡方案，速率升级带来成长机会

Credo 提供整套的低功耗线卡解决方案，产品包含 Retimer(重定时器)， Gearbox(变速器)、MACsec(数据链路层加密)。和同类竞争产品相比，Credo 的产品具有显著的功耗和成本优势。客户包含全球网络 OEM、超大规模企 业和 AI 设备制造商。Credo 线卡解决方案主要供应给北美交换机厂商，如 思科、Arista。Arista 是 Credo 线卡产品最早的客户， Arista 和 Credo 合作 开发 Gearbox，用于 Arista 交换机产品，提升 Arista 在交换机市场的竞争地 位。 Credo 重定时器和变速箱支持 PAM4/NRZ 调制，用于背板和前面板连接， 包含云级交换机、高密度路由平台和高级服务器网卡。产品从 25G NRZ 拓 展到 112G PAM4 通道，针对 100G、200G、400G、800G、1.6T 应用进行优 化。数据中心 400G 和 800G 端口交换机集群规模扩张，Credo 集成 MACsec/IPsec 解决方案至线卡产品，提升数据的传输质量和安全性。Credo 最先进的 Screaming Eagle 支持 1.6T 速率传输，能够满足对单通道 25G、 56G、112G 连接需求。并采用了台积电 12nm 制程工艺，在相同传输速率 下，Marvell 采用了 5nm 制程。Screaming Eagle 可应用于 12.8Tbps、25.6Tbp 或 51.2Tbps 交换机。 Credo 的 FY25Q2 的财报会议透露，在 400Gbps 和 800Gbps 的推动下线卡重定时器业务创下收入新高。线卡重定时器在 AI 应用的横向扩展网络和每 通道 100G 的交换应用带来持续的增长机会。

Credo 线卡解决方案可支持最高 800G 以太网端口速率，N-1 工艺使 Credo 在落后制程下达成更高性能，有明显的价格优势。以太网线卡解决方案目 前主要供应商有 Microchip、Credo、Marvell、TI 等。对比目前市场上现有 1.6T 重定时器来看，Credo 可支持的插损极限具有明显优势，TI 目前支持 的插入损耗为 35+dB，Credo 可支持 40dB，在信号传输中拥有更高信号完 整性。Credo 在线卡解决方案上采用台积电 12nm 制程，Marvell 在同类产品 上采用了 5nm 制程。

4. IP 授权及工程服务稳健增长

4.1. SerDes IP/Chiplet 为自研芯片通信提供支持，进展积极

4.1.1. SerDes 技术是高速数据传输的核心技术，SerDes IP 授权市场由海 外厂商主导

SerDes 技术是高速数据传输的核心技术。SerDes 是 Serializer/Deserializer 的 缩写，实现串行到并行和并行到串行的数据转换、阻抗匹配电路和时钟数据 恢复的功能。SerDes 技术可以实现 I/O 互连数量的减少。串行和并行是数 据传输的两种形式，并行连接需要芯片之间建立多个连接，串行连接只需要 建立一个连接。串行连接和并行连接相比，具有低功耗、稳定的电磁(EM) 性能、简单的封装设计等优势。SerDes 技术被广泛用于高速通信领域。在 数据中心内部，SerDes IP 技术广泛用于芯片与芯片之间的互连(PCIe/CXL PHY)、以太网互连(Ethernet switch PHY)和芯片与光模块(ODSP PHY)的互 连中。 接口 IP 需求旺盛，有望持续快速增长。2023 年，半导体市场萎缩，但接口 IP 领域收入增速高达 17%，市场份额为 28%，处理器 IP(3.4%)、物理 IP(- 1.4%)、数字 IP(4%)领域收入处于缓慢增长甚至缩减阶段。预计到 2028 年， 接口 IP 占所有 IP 的市场份额将增长至 38%，处理器 IP 领域收入将会大幅 缩减至 41%。IPnest 按照端口协议预测，2023-2028 年接口 IP 收入的大部份 增长来自于 PCIe(19%)、DDR(23%)、以太网 D2D 和 SerDes(22%)三类。2023 年排名前五的协议的端口实现的接口 IP 收入为 18.2 亿美元，IPnest 预计 2028 年收入将增长至 43.9 亿美元，年复合增速达 19%。

高速 SerDesIP 市场主要由海外厂商主导，可以分为两类：1）授权 SerDes IP 给芯片厂商使用，收取专利授权费，比如 Synopsys、Cadence、Alphawave 等；2）自研 SerDes 技术，根据自身需求或下游客户需求设计 SerDes IP， 定制化属性比较强，可以快速地响应特定领域需求，比如博通、Marvell、 Credo 等。 Synopsys 的竞争优势在于全面的 SerDes IP 产品组合，支持 PCI Express、 CXL、以太网等多协议 SerDes PHY IP，速率支持 56G/112G/224G，可满足 超大规模数据中心、网络和存储应用的高效连接需求。Synopsys 在 IP 市场 占有超过 30%的市场份额，具有绝对领先的优势。 Cadence 和 Alphawave 和 Synopsys 相比仍有较大的差距，2023 年两者市场 份额约为 6.7%和 4.6%。Cadence 的优势在于台积电建立了密切的合作关系， 112G/224G SerDes IP 采用最先进的 3nm 工艺制程,并通过收购 Rambus 的 SerDes 内存接口 PHY IP 业务，拓展自身的产品组合。Alphawave 的核心技 术优势在于 SerDes IP 和控制接口 IP,通过收购 SiFive 定制化芯片设计业务 拓展高性能计算市场，2023 年业绩同比增长 73.52%，跃升为全球前五大 IP 设计厂商。

4.1.2. Credo SerDes 技术可以以 IP 授权和集成至 Chiplet 中出售

Credo的低功耗架构让SerDes IP产品上拥有显著的竞争优势。Credo SerDes IP 对 56G/112G PAM4 和 NRZ 多速率支持。Credo 是业内少有可以在 4nm28nm 多工艺节点实现 400G 和 800G 连接解决方案的公司。能够全面覆盖 高性能计算、交换芯片、人工智能、光通信等领域的广泛需求。 未来 Credo 依托于 SerDes 技术为核心的产品是 Credo 收入增长的主要来源， SerDes IP 授权所占的收入比例随时间推移而减小。虽然未来 IP 授权可能收 入占比在 10%以下，但依旧是 Credo 高速连接产品矩阵中的重要环节。

Credo SerDes 技术不仅可以以 IP 授权方式出售，还可以以 Chiplet 形式集 成到多芯片模块片上系统（MCM SoC）中。Chiplet(芯粒)将特定功能单元 采用单独的芯粒进行设计，这些系统可以作为单独组件进行封装和销售，也 可以组成更大更复杂的系统。Chiplet 结构设计具有可拓展性、灵活性、模 块化、提升良品率等优势，受到业内的广泛重视。据 Gartner 预测，到 2025 年，30%的先进节点处理器将采用 Chiplet 架构。芯片行业逐步从单片异构 SoC 转向 Chiplet 架构。Credo 具有两款单通道速率为 56G/112G 的高速连接 Chiplet,分别采用 28nm 和 12nm 工艺。同等性能下，其他厂商需要采用 7nm/5nm 工艺。

4.1.3. 特斯拉 Dojo 采用 Credo SerDes 解决方案，新客户进展顺利

在特斯拉的 Dojo D1 芯片上，采用了 Credo 的 SerDesIP 和 SerDes Chiplet 全套解决方案。特斯拉在 Dojo D1 中采用了 Credo 的 XSR 112G SerDes IP, 这款超短距离的 112G SerDesIP 用于 Dojo D1 芯片内部的连接。同时，Credo 为特斯拉 Dojo 平台供应 112G SerDes Chiplet，用于芯片的外部通信链路。 每个 Dojo D1 芯片中有 576 个 112G SerDes IP 用于内部数据传输，单个 Training Tile 由 25 个 D1 芯片组成，特斯拉采用 2.5D 封装技术封装在外围 的 40 个 Credo 112G SerDes Chiplet。

SerDes chiplet 业务需求乐观，重要客户特斯拉算力开支积极，新客户进展 顺利。特斯拉 Dojo D1 于 2023 年 7 月已经量产并投入运行，随着特斯拉自 动驾驶技术的深入推进，超大规模数据中心建设投入高增，SerDes 技术作为高速通信领域的核心技术，下游需求呈现积极态势。除了特斯拉，另一位 客户 SerDes chiplet 也较为顺利。

4.2. 产品工程服务预计保持稳健增长

Credo 为客户提供定制化的解决方案，产品工程服务收入主要包含将公司 技术集成至客户产品中所产生的 NRE 工程费用。Credo 根据客户需求进行 方案设计，依据需求制定涵盖硬件、软件和系统集成等全面的技术方案。此 业务收入占比近三年大约在 10%左右，预计未来以 SerDes 和 DSP 技术为核 心的产品收入比重上升，产品工程服务收入比重将不足 10%。

编辑：火腿肠