2024年半导体行业HBM市场更新：HBM高端产品供不应求时间或长于预期

需求侧：AI 大模型爆发拉动 HBM 需求

内存墙问题阻碍人工智能发展。根据《AI and Memory Wall》，过去 20 年中服务器硬件 FLOPS 峰 值每 2 年扩大至 3 倍，远超 DRAM 和互连带宽增速，我们认为该差异是限制人工智能应用的瓶颈 之一。 HBM 方案解决了内存墙问题，直接受益于 AI 模型需求。GPU 显存一般采用 GDDR（Graphics Double Data Rate）或者 HBM 两种方案，但 HBM 性能远超 GDDR：根据 AMD 发布的 HBM 与 DDR（Double Data Rate）内存参数对比，从时钟频率看，HBM 为 500MHz，远小于 GDDR5 的 1750MHz；从显存带宽来看，HBM 的一个堆栈大于 100GB/s，而 GDDR5 的一颗芯片为 25GB/s。 根据海力士官网，其 GDDR6 产品带宽在 56GB/s，而 HBM2 和 HBM2E 的带宽分别达到 256 GB/s 和 368GB/s，远超 GDDR6 产品。

根据《高带宽存储器测试技术研究》，HBM 采用 3D 堆栈技术实现高带宽和大容量存储，通过硅通 孔（TSV）堆栈方式将 DRAM 裸片叠加，连同 SoC 裸片和中介层封装在一起，构成了完整 3D 封装 芯片。根据《高带宽存储器测试技术研究》，相比传统 DDR，HBM 优势是：1）HBM 具备高带宽 优势。通过 TSV 将 DRAM 裸片叠加，HBM 可以达到更高 I/O 数量，助力显存位宽达到 1024 位， 远超 GDDR 的 32 位。2）HBM 总带宽上限高于 GDDR5。GDDR 采取大幅提升 I/O 数据速率手段 改善总带宽，而 HBM 则利用 TSV 技术提升 I/O 数和单个 I/O 位宽。

HBM 在 GPU 中得到广泛应用

主流数据中心 GPU 均采用 HBM 技术。根据《英伟达 H100 GPU 白皮书》，英伟达 V100、A100 和 H100 产品均采用 HBM 内存，其中 A100 使用 HBM2，H100 产品则升级到 HBM2E 和 HBM3。 根据 AMD 官网，其 MI300 芯片采用 HBM3 产品。我们看到英伟达和 AMD 的主流 GPU 产品均采 用 HBM2E 和 HBM3 产品，凸显了 HBM 在数据中心 GPU 中的主导地位。

HBM 升级换代伴随带宽和速率提升; 同时伴随 HBM 性能和 HBM 颗数增加

HBM 技术伴随下游客户需求不断演进。根据 SK 海力士和半导体行业观察，HBM2 是 SK 海力士在 2018 年发布的产品，其 I/O 速率和带宽分别是 2Gbps 及 356GB/s，能够满足下游客户的传输和存 储需求。随着 GPU 及云服务大厂 AI 加速器的推出，三星电子和美光在 2020 年相继发布了 HBM2E。随着英伟达发布 A100 和 H100 系列，由于传统的 HBM 带宽无法满足高速存储数据联通 的需求，相应 HBM3 在 2023 年正式问世，带宽为 819GB/s，速度相比第一代 HBM1 提升超过 3 倍。 功耗相同的前提下，HBM 带宽和容量提升带动性能提升。根据半导体行业观察微信公众号，提升 HBM 容量方法包括：1）增加 DRAM 裸片堆栈层数，例如 HBM3E 常见为 8 层或 12 层 DRAM 裸 片堆栈，但进化到 HBM4 时代， 可选择的包括 4 层、8 层、12 层和 16 层 TSV 堆栈；2）增加每 片 DRAM 裸片（Die）的存储容量，例如单 Die 容量从 2GB 升级到 3GB。单颗 HBM 容量=DRAM 堆栈层数×每片 DRAM 容量。HBM 带宽提升方法包括：1）提高 I/O 数据传输速率；2）加大 I/O 总线位宽。 除了单颗 HBM 容量，单颗 GPU 中 HBM 存储总容量还取决于 GPU 中包含的 HBM 颗数。未来进 化到 GB200，会出现 2 颗 GPU 搭配 8 颗 12 层 HBM3E（36GB）的技术方案。

HBM4 是 HBM3 的进化版本，旨在进一步提高数据处理速率及带宽，并降低功耗和堆栈容量。根据 半导体行业观察，相较 HBM3，HBM4 的提升之处体现在：1）HBM4 把内存堆栈接口从 1024 位扩 展至 2048 位，对应的 I/O 引脚数量增加两倍。2048 位内存接口将显著增加通过内存堆栈布线的硅 通孔数量。2）外部芯片接口将凸块间距缩小到 55nm 以下，同时大幅增加微凸总数。3）DRAM 裸 片的堆栈层数有望达 16 层。HBM4 有望在一个 HBM 产品中堆栈 16 层裸片，即 16Hi 堆栈。

SK 海力士、三星电子和美光布局 HBM4，单颗 HBM 容量提升

我们认为三大原厂明确 HBM4 产品的推出时间有助于 提升 HBM 产品容量。1）根据半导体行业观 察，三星电子在其设备解决方案部成立了 “HBM 开发团队”，旨在增强其 HBM 竞争力，而这一举 措是在副董事长 Kyung Kyehyun（庆桂显）就任设备解决方案（DS）部门负责人一个月后采取的。 2）根据 SK 海力士 2Q24 业绩会，公司表示将在 2025 年下半年推出下一代 HBM4，并计划在 HBM4 芯片中采用台积电的先进逻辑工艺。3）根据美光中国官方微信公众号，美光预计 2025-26 年推出 12Hi 和 16Hi 的 HBM4，容量分别是 36GB 和 48GB，两款产品速度均在 1.5TB/s 以上。继 HBM4，HBM4E 和 HBM5 将于 2028 年问世。根据美光中国官方微信公众号，HBM4E 预计将获得 更高时钟频率，并将带宽提高到 2TB/s 以上，容量提高到每个堆栈 48GB 到 64GB。

英伟达下一代 GPU 的 HBM 颗数增加

英伟达下一代 Rubin 架构 GPU 或推高 HBM 颗数

1） 从 Hopper+ GPU 到 Blackwell 架构 GPU。根据 TrendForce，英伟达采用 HBM3E 产品，其中 HBM 颗数从 6 颗提升到 8 颗，对应超 30%容量提升，以应对更高 GPU 产品的推理和训练性能。 2） 从 Blackwell 架构 GPU 到下一代 Rubin Ultra GPU 产品。根据 TrendForce，除了 HBM 产品从 HBM3E 升级到 HBM4 外，英伟达 Rubin Ultra GPU 产品或将采用 12 颗 HBM4 产品。假设一颗 HBM4 容量 36GB，12 颗 HBM4 将赋予英伟达 Rubin Ultra GPU 产品最高 412GB 容量。我们认为下一代 GPU 产品的出货有望拉动对应 HBM 数量和单个产品存储容量的提升。

英伟达、AMD 及云服务大厂的 AI 芯片出货拉动 HBM 需求

综上所述 2025-2027 年，我们认为 HBM 升级换代体现在：1）HBM 堆栈层数增加；2）单个裸片 存储容量扩大。根据国际半导体标准组织（JEDEC）最新发布的 HBM4 规范， HBM4 堆栈层数和 每个裸片容量均有改变。HBM4 产品将指定 24GB 和 32GB 两种，并支持 4 层、8 层、12 层和 16 层 TSV 堆栈。与此同时，英伟达下一代 Rubin 架构或推高单颗 GPU 中使用的 HBM 颗数。我们认 为国际半导体标准组织 JEDEC 的新规范和英伟达未来在产品方面的新举措共同推动 HBM 需求。 英伟达和 AMD 在采购三大原厂 HBM 后，需要通过台积电 CoWoS 产能进行统一封装。我们从 CoWoS 产能推测出 2024-27 年 GPU 产出数量，并以此计算对 HBM 产品的需求量。我们的主要假 设包括： 1) 台积电 CoWoS 2024-26 年 12 月的月产能分别是 36,000、68,000 及 92,000 片晶圆，2024-26 年实际产能是 311,000、604,000 及 972,000 片晶圆。 2) 2024-26 年台积电 CoWoS 产能利用率为 100%、97%及 97%。 3) 2024-26 年，单 GPU 中 HBM 的平均需求数分别是 7.0、7.5 及 7.8 个；HBM 堆栈层数分别 是 8.5、9.0 及 9.5；HBM 单颗携带存储容量是 2.6GB、2.8GB 及 3.0 GB。 4） 2024-2026 年，每 GB 容量的价格为 15-16 美元。

供给测：良率和工艺问题拖累美光和三星电子出货进度

AI 芯片的驱动下，2023-2024 年间，HBM 在 DRAM 行业中的占比一直在上升。根据 TrendForce， 截至 2024 年底，全球生产 HBM TSV 产能约 250K/m，占总 DRAM 产能约 14%。我们预计 HBM 在 DRAM 产业的占比有望从 2023 年 8.4%提升到 2024 年底的 20.1%。HBM 方面，三大厂商采取 积极扩产战略，其中根据半导体行业观察，SK 海力士计划 2028 年前投资 103 万亿韩元，其中约 82 万亿韩元用于 HBM 投资。美光也在 3QFY24 业绩会上宣布 2025 年自然年其 HBM 市占率将与 它的 DRAM 市占率相当，达到约 20-25%。三星电子也在积极扩产。

HBM3 及 HBM3E，海力士客户验证及出货领先于美光和三星电子

2024 年市场焦点正从 HBM3 向 HBM3E 切换。虽然主流 GPU 芯片 H100 和 H200 等配套 HBM3， 但我们预计 HBM3E 在 2024 年下半年逐步放量，并有望成为三大原厂逐鹿市占率的重要战场。 在 HBM3 方面，根据半导体行业观察，SK 海力士最早于 3Q22 便已通过英伟达测试，目前英伟达 H100 搭配的 HBM3 产品来自 SK 海力士。三星电子凭借与 AMD 的长期合作关系，其 HBM3 产品 也通过了 AMD MI300 系列产品验证，包括 8 层和 12 层 HBM 产品，在 1Q24 之后放量。根据半导 体行业观察，由于美光始终没有加入 HBM3 供应系列，2024 年 HBM3 产品的主要参与者为 SK 海 力士和和三星电子。 在 HBM3E 方面，根据 TrendForce，SK 海力士 24GB 产品于 1Q24 率先通过客户验证，美光在 1Q24 底向客户递交 HBM3E 量产产品，并在 2Q24 向英伟达 H200 供应 HBM3E。

我们看到三家厂商把扩充 HBM 产能作为提升市占率和利润率的重要抓手。具体原因有：美光在 4QFY24 业绩会上表明 HBM 出货量快速爬升。HBM3E 产品收入在 3QFY24 超 1 亿美元， 同时拉动公司利润率水平。根据美光产能规划和客户验证导入情况，我们预计 HBM 在 2025 财年为 美光贡献超 10 亿美元收入。 根据“Memcon 2024”全球半导体企业大会信息，三星电子 HBM 业务的目标包括：1）短期内， 三星电子在 “Memcon 2024”全球半导体企业大会上表示， 2024 年 HBM 产量比 2022 年增加 2.9 倍；2）长期内，三星电子预计 2026 年 HBM 出货量是 2023 年的 13.8 倍，2028 年产量增加 到 2023 年的 23.1 倍。 SK 海力士计划对 HBM 重点投入。1）短期目标：根据 SK 海力士 2Q24 业绩会，公司计划在 2024 年增加资本支出，并将资本开支重心放在 HBM 等存储上，预计 2024 年 HBM 产能比 2023 年增加 一倍以上。2）长期目标：根据路透社信息，SK 集团 6 月 30 日宣布旗下 SK 海力士将投资 103 万 亿韩元（约合 747 亿美元），加强人工智能存储芯片业务。其中约 80%（即 82 万亿韩元）投资用 于 HBM 芯片，以推动 AI 芯片发展。出货量方面，SK 海力士预计到 2030 年其 HBM 出货量将达 到 1 亿颗。

良率问题影响美光和三星电子 HBM 出货速度

根据 SK 海力士投资者日信息，HBM 工艺流程包括 TSV 制造、TSV 显露、凸块制造及堆栈键合等 环节。其中 TSV 制备、凸块制备及堆栈键合是其中最为关键的三个步骤，合计占 HBM 封装成本 40%以上。这三个步骤完成好坏直接影响 HBM 良率。根据半导体行业观察，截至 2024 年 6 月 19 日，三星电子 HBM 由于发热和功耗问题尚未通过英伟达测试。另外美光于 2024 年 4-5 月期间在 HBM3E 供货方面出现不少良率问题，充分体现了 TSV 制备和堆栈键合技术高低直接影响 HBM 良 率和供应能力。

TSV 是制备 HBM 的第一个关键环节

根据名为《硅通孔三维互连与集成技术》的一篇论文（2024 年 6 月发表于《电子与封装》），TSV 是一种连接硅晶圆上下两面并与硅基板和其他通孔绝缘的电信号互连结构。硅通孔起源自 1958 年 William Shockley 申请的专利“半导体晶圆及其等效化方法”。TSV 结构包括可穿透硅基板的导电 填充物与侧壁的绝缘层，同时为了实现硅基板上下面的电气互联，还需要正面与背面互连从而实现 信号联通。

根据《硅通孔三维互连与集成技术》介绍的 3D 集成，TSV 工艺方法包括先通孔（Via-First）、中 通孔（Via-Middle）及后通孔（Via-Last）。其中， Via-Last 又分为晶圆正面的后孔（Front Side Via-Last）及从晶圆背面的后孔（Back Side Via-Last）两种，是目前 TSV 产业化最成熟的方案之一 。 根据《硅通孔三维互连与集成技术》，当前影响 TSV 应用后电性能的三大核心包括 TSV 刻蚀技术、 TSV 侧壁绝缘技术和 TSV 微孔金属化技术。1）TSV 刻蚀：常见硅刻蚀侧壁缺陷体现为粗糙度大及 出现硅缺口（Notch），直接影响 TSV 集成后电性能表现。2）TSV 侧壁绝缘：TSV 侧壁需要绝缘， 防止金属和硅短路，这对器件可靠性至关重要。通常情况下，TSV 介电绝缘层需要良好台阶覆盖和 均匀性，以保证高击穿电压下，产品不开裂并与工艺温度具备一定相容性。3）TSV 微孔金属化技 术：微孔金属化实现器件信号互连，是 TSV 核心技术之一。TSV 微孔金属化技术重点是阻挡层、种 子层和导电层，需关注硅通孔内金属填充效果。 根据《硅通孔三维互连与集成技术》，2.5D 封装中，在我们观点里，采用 TSV 有以下优势：1）能 提供更短电路连接，大幅提高信号的传输速度；2）能实现高密度、高深宽比连接，拥有更多信号通道；3）能替代效率低下的引线键合方式，使信号传输速度更快、功耗更少，并保证传递功率一 致性；4）能使高密度堆栈成为可能，拥有更高的封装密度，有效降低成本。

凸点在制备 HBM 中必不可少

TSV 制作完成后，为了实现与上下层芯片或衬底信号连接，需要将 TSV 与 TSV、芯片和衬底相互键 合，目前的键合方式是依靠凸点。根据《三维系统级封装(3D-SiP)中的硅通孔技术研究进展》，制 造凸点的主要工艺有焊锡凸点电镀和铜柱凸点电镀。通过电镀形成的焊锡凸点在回流焊后无裂缝产 生，大小均匀。但目前焊料成分较难调控，并且在回流过程中易发生塌陷问题，从而进一步影响良 率。相比于焊锡凸点，电镀铜柱凸点具有良好的散热性和高可靠性，并且不会发生桥接问题，具备 高可靠性。

芯片键合是区分 HBM3E 制备良率的关键环节

目前堆栈键合类型主要包括 SK 海力士采用的 MR-MUF 技术、三星电子和美光采用的 TC-NCF（非 导电薄膜热压缩）技术以及未来有希望用于 HBM4 制造的混合键合技术。根据 SK 海力士公开路演 PPT《hynix Tech Seminar（2023）》，MR-MUF 技术采用批量回流焊（MR）融化堆栈芯片之间 的凸块，让芯片互相连接。而模塑底部填充（MUF）是在堆栈芯片之间填充保护材料以提升耐久性 和散热效果的技术。TC-NCF 则与 MR-MUF 不同，在每次堆栈 DRAM 芯片时，TC-NCF 工艺强调在 每层 DRAM 之间放置不导电的粘合膜，用于使芯片彼此绝缘并保护凸点免受撞击。

根据半导体行业洞察， TC-NCF 相比 MR-MUF 的优势是在堆栈更高层数的 HBM 上更不容易发生翘 曲；而 MR-MUF 基于自身结构比 TC-NCF 的散热性能更佳：1）MR-MUF 工艺先通过回流焊连接芯 片，再用环氧塑封料填充芯片间隙，而 TC NCF 先用 NCF 非导电薄膜填充芯片间隙，再通过热压键 合连接芯片；2）MR-MUF 工艺散热凸点更多，并且使用优良导热性能的环氧塑封料填充芯片与芯 片的间隙，完成注塑和底填工艺，具备更好的导热性能。

设备端，TCB 设备供应为关键一环

TC-NCF 和先进 MR-MUF 均有需求

根据半导体行业观察，HBM 制备环节采用 TC-NCF 工艺时，TCB 设备是工艺环节中的核心键合设 备，单台价格为人民币 300-700 万元之间，全球核心供应商包括 ASMPT、K&S、Shibaura、Besi 以及 Hanmi 半导体等。分客户看，SK 海力士的核心 TCB 供应商为 Hanmi 半导体、ASMPT、韩 国韩华精密机械等。美光的 TCB 供应商包括 Hanmi 半导体及 Shinkawa（新川）等。三星电子的 TCB 供应商主要是其子公司 SEMES 及 Hanmi 半导体。 分供应商看， Hanmi 半导体是 SK 海力士 TCB 设备的核心供应商，并逐步获得美光和三星电子的 订单。根据 Hanmi 半导体官网，其在 2024 年 3 月份宣布获得 SK 海力士 215 亿韩元 Dual TC Bonder Griffin 热压键合机订单后随即同月宣布获得美光科技价值 226 亿韩元的订单。

除逻辑芯片先进封装外， HBM 键合是 TCB 设备的又一大使用场景

2025 年来自 HBM 及逻辑芯片封装的 TCB 设备需求量有望超过 851 台。根据 Besi 官网，Besi 一 台 TCB 设备名义小时生产件数（UPH）为 1,000 个裸片左右。但我们认为这是理论值，在实际裸片 堆栈键合时，真实 UPH 要远小于理论 UPH。我们在表 40 中估计了 HBM 生产所需的 TCB 设备的 需求。考虑到设备需要额外时间进行维护和修理，我们预计单台 TCB 设备的裸片键合能力在每年 420 万片。结合我们对 HBM 裸片的供应量预测，我们认为来自 HBM 键合的 TCB 需求量 2025 年 有望达到 340 台。另一方面，TCB 设备需求来自 chip-to-wafer（C2W）和 chip-to-substrate 客 户。根据 ASMPT 的 2Q24 业绩会，其 TCB 业务在 2Q24 期间获得了来自 C2W 的 TCB 设备订单。 我们看到三星电子、台积电及英特尔的先进封装工艺中存在对 TCB 设备的强烈需求，我们预计来自 这一部分逻辑芯片封装的 TCB 设备需求量在 2025 年有望超 510 台。 市占率方面，我们认为 Hanmi 半导体、Besi、ASMPT 和三星电子子公司 SEMES 在 SK 海力士、 美光和三星电子 HBM 产线中的 TCB 市占率靠前。根据前文所述， SK 海力士在 HBM3 和 HBM3E 中占据主导地位。

TCB 设备需求有望转向无焊剂 (Fluxless) TCB 方案

三大原厂均在优化各自现有工艺。根据半导体行业洞察，SK 海力士在面向 12 层 HBM3E 产品时推 出了新制程方案 HMR(Heated Mass Reflow)，该工艺注重在稍微加热后再进入回流焊，以解决 MR 时遇到的芯片翘曲问题。根据韩国电子行业新闻媒体 The Elec 报道，在韩国韩华精密机械通过 SK 海力士质量测试后，SK 海力士计划在 2H24 购买 30 多台 12 层 HBM3E 用的 TCB 设备，这是韩 华精密机械首次向 SK 海力士供应 TCB 设备，可能打破 Hanmi 半导体的独供市场地位。 Fluxless TCB 设备有望替代传统 TCB 设备。根据 ASMPT 的 2Q24 业绩会，针对逻辑芯片封装客 户，公司正在和一家全球性晶圆厂合作开发 Fluxless TCB 设备。针对 HBM 端，公司在 2024 年 7 月为其下一代无焊剂 TCB 赢得了两台设备订单。

HBM4 和 HBM5 时代，混合键合技术有望加速推广

2026-28 年，我们认为混合键合有望提高在 HBM 裸片键合工艺中渗透率。1）协会规范层面， JEDEC 更新 HBM4 标准后，我们认为采用现有 TCB 方案完成 16 层 HBM 堆栈是可行的。但针对 高达 20 层 HBM4E 或者 HBM5 产品，我们认为使用混合键合技术或是大势所趋。2）技术方面，混 合键合技术较 TCB 存在优势。根据 Besi 官网，一方面，其混合键合设备较 TCB 设备具备更高的键 合精度，从 TCB 设备的 10-50μm 提高到 100-200nm，精度提高至 50-100 倍。另一方面，根据 Besi 官网，热压键合无法从根本上解决 HBM 结构的散热问题。混合键合方案相对热压键合可以更 好解决 HBM 结构的散热问题，较热压键合方案的散热效率提高 20%。基于以上几点，我们认为在 成本可控前提下，混合键合或有望逐步替代热压键合方案。

伴随混合键合渗透率提升，相关新设备需求有望释放

在 HBM3 和 HBM3E 的制备流程中，三星电子和美光采用 TC-NCF 技术，设备包括：TCB 设备、 晶圆贴膜机和划片机等。SK 海力士采用的先进 MR-MUF 设备同样包括 TCB 设备，另外也需要真空 回流焊键合机及塑封设备等。根据半导体行业观察和 Besi 官网，与 TCB 工艺不同，混合键合工艺 分为三步：1）CMP 抛光，保证晶圆和裸片表面十分光滑；2）键合过程中需要基于准确位置做介电 键成键；3）Cu-Cu 键合，保证芯片键合后电性能稳定。相应的混合键合设备转变为：CVD、刻蚀 机、混合键合机、CMP 设备、铜电镀设备、铜互联设备 PVD 等。 2025-26 年逐步采用混合键合后，我们认为设备需求有望发生转变： 混合键合机会替换 TCB 和真空回流焊机，带来单位设备价值量增加。根据 Besi 官网，其 8800 Ultra Accurate C2W 混合键合设备可以确保 200 纳米以下的键合精度，远超其 8800 FC 型号 。价格方面，当前 Besi 单台 TCB 设备价格在 100-120 万美元，而混合键合设备单价在 250 万美元以上。 一些设备不再需要，比如晶圆贴膜机、晶圆划片机、点胶机以及芯片塑封设备。 相应新增设备需求包括 CVD、刻蚀机、CMP 设备、铜电镀设备、铜互联设备 PVD。 TC-NCF、先进 MR-MUF 及混合键合下均需要的设备，例如爱德万和泰瑞达的芯片测试机。

混合键合时代，头部键合设备公司有望直接受益

根据 Yole 数据，2020 年全球混合键合机市场价值达到 3.2 亿美元，其中 CoW 键合机为 0.6 亿美 元，WoW 键合机为 2.6 亿美元，至 2027 年 CoW 和 WoW 市场空间有望分别达到 2.3 亿和 5.1 亿美元，2020-27 年行业 CAGR 有望分别达到 69%和 16%。 面向 7nm 及以下先进制程键合设备，荷兰 Besi 是主要供应商之一。目前 Besi 公司推出了 8800 Ultra Accurate C2W 混合键合机，较传统热压键合机的键合精度明显提高。另外 ASMPT 也在 2Q24 获得两台混合键合设备订单。

ASMPT、Hanmi 半导体、韩国韩华精密机械、Besi、K&S 及 Shibaura 为主要的混合键

合设备供应商 单台混合键合机裸片键合速度或在每年 540 万片。根据 Besi 官网，其典型混合键合机型号（8800 Ultra Accurate C2W）理论 UPH 在 1,500 片左右；而在实际产线中，考虑到和其他设备工作的匹配 及额外维护时间，我们估算 Besi 8800 Ultra Accurate C2W 混合键合机的实际 UPH 在 900 片左右。 考虑到设备需要定期维护以及工艺参数调试，我们估算单台混合键合机的年均裸片 键合能力在 540 万片左右。结合 HBM 裸片数量及混合键合工艺渗透率情况，我们预计 2027 年用 于 HBM 制备的混合键合设备需求量达到 90 台，另外用于逻辑芯片封装的混合键合设备需求量约为 490 台，两方面加总的需求量约为 580 台。 根 据 TrendForce ， ASMPT 、 Hanmi 半 导 体 、 Besi 、 韩 国 三 星 电 子 子 公 司 SEMES 、 K&S 及 Shibaura 为主要供应商。ASMPT 在其 2Q24 业绩会上宣布获得混合键合设备订单，为客户测试使 用。Besi 不断迭代其混合键合工艺，推出的 8800 Ultra Accurate C2W 混合键合机键合精度达到 200nm，而下一代设备精度有望提升至 100nm。此外，三星电子子公司 SEMES 也正在积极开发混 合键合设备。

HBM3E 方面，SK 海力士能实现更高热稳定性和良率

针对 HBM3E，SK 海力士采用先进 MR-MUF 封装工艺，不同于三星电子和美光采用的 TC-NCF 技 术。根据 SK 海力士官网，相比 TC-NCF 工艺，SK 海力士采用的 MR-MUF 工艺在试验状态下的导 热率比 TC-NCF 高约两倍，可在 HBM 高速运转时满足散热性能要求。 根据半导体行业观察，美光 在 2024 年 3 月的良率短暂提升到 70%，但 2Q24 大规模量产后良率出现下降。我们认为美光面临 的挑战主要是内部预估和实际生产能力不匹配，而其生产能力受限于：1）量产阶段遇到材料配方 和工艺问题；2）美光来回改用不同供应商设备导致产线的设备精准度出现问题。三星电子当前在 TC-NCF 生产 HBM3E 方面遇到散热和功耗问题，向下游客户批量供货的时间一直在延迟。此外， 我们认为 2024 年 7 月三星电子爆发的工会罢工在一定程度上影响了它 HBM3E 产品的出货进度。

三星电子和美光希望借 HBM4 弯道超车

由于三星电子 TC-NCF 工艺在 HBM3E 良率的爬坡速度不及预期，三星电子或将更多资源投入下一 代 HBM4 量产。针对 HBM4，三星电子采用两条腿走路策略，即同时研发 TC-NCF 和混合键合技 术。这一做法基于如下考虑：1）三星电子管理层认为，面向 8 层堆栈 HBM3E 时， MR-MUF 技术 工艺生产效率高于 TC-NCF，但一旦 DRAM 堆栈层数达到 12 层以上（12 层或 16 层），TC-NCF 比 MR-MUF 的生产效率更高；2）三星电子重视混合键合工艺。根据《用于 HBM 堆栈的 D2W（芯 片到晶圆）铜键合技术研究》，相较传统的热压键合工艺，混合键合摈弃了凸块步骤，直接通过铜 对铜方式连接上下两层的 DRAM 裸片，降低了 DRAM 裸片层间距，提高了信号传输速度，同时提升 了功耗和散热。三星电子也认为在 16 层堆栈及以上的 HBM 制造中，混合键合技术是必须的。

与热压键合相比，我们认为混合键合的优势可概括为：1）省空间，可以在更低的高度键合更多芯 片堆栈。2）强散热，散热效率优于热压键合。3）数据传输量大，混合键合减少传输距离。 美光也在加快技术追赶，举措包括：1）根据美光中国官方微信公众号，美光储备下一代 HBM 内存 HBMnext 技术，并预计 HBMNext 将提供 36 GB 和 64 GB 容量，包括 12-Hi 24 Gb 堆栈(36 GB) 或 16-Hi 32 Gb 堆栈(64 GB)。每个堆栈带宽为 1.5 TB/s–2+TB/s，数据传输速率超过 11.5 GT/s/pin； 2）美光或通过 HBM-GPU 组合芯片形式获得更快内存访问速度，摒弃将 HBM 和逻辑芯片整合的做 法。

SK 海力士 HBM4 优势来自成熟工艺和台积电支持

不同于三星电子，SK 海力士继续采用 MR-MUF 技术实现 HBM 16 层堆栈。与三星电子 IDM 业务 模式不同，SK 海力士不参与晶圆代工业务，因而与台积电的合作更加紧密。根据 SK 海力士官网， 其在 2024 年 4 月宣布与台积电合作 HBM4 产品，预计于 2026 年投产，具体包括：1）双方针对 HBM 最底层的基础裸片（Base Die）进行性能改善，为多颗 DRAM 堆栈提供控制；2）双方将协力 优化 SK 海力士的 HBM 产品和台积电的 CoWoS 技术融合，共同应对 HBM 相关客户要求。根据 SK 海力士，其 HBM4 比第五代 HBM3E 速度提升 40%，而耗电量仅为第五代 HBM3E 的 70%。SK 海力士在先进 MR-MUF 技术上经验丰富，相比行业其他厂商，在 DRAM 热隆起控制、间隙高度控 制以及热增强材料在全球具备竞争力。

我们认为当前标准对 SK 海力士维护近期市场地位更有利

最新 HBM 标准或有助于海力士沿用 MR-MUF 技术。国际半导体标准组织（JEDEC）在 2024 年 7 月发布了 HBM4 最新标准，同意将 HBM4 产品标准定为 775 微米，比上一代 720 微米更厚。我们 认为最新标准为 SK 海力士使用现有 MR-MUF 技术实现 16 层 DRAM 堆栈奠定了标准基础。SK 海 力士在 HBM4 上或仍将采用先进 MR-MUF 工艺进行制备。鉴于 SK 海力士具备丰富的 MR-MUF 改 良和制备经验，我们认为其或在新一轮 HBM 竞赛中保持领先地位。 从设备端来看，三星电子提出混合键合技术所需设备与其现有产能设备差异较大。根据半导体行业 观察，混合键合工艺涉及许多传统上仅由晶圆代工厂专用的工具，例如 CVD、CMP 和表面离子活化 等，DRAM 和 HBM 存储厂商较难在短期内具备大规模生产条件。同时混合键合所需要的设备价格 明显高于目前的 TCB 设备，存储厂商在设备配置上或存在一定资金压力。但我们也看到三星电子在 混合键合上积极投入研发资源。在美国科罗拉多州举行的 2024 IEEE 第 74 届电子元件和技术会议 上，三星电子发表了一篇题为《用于 HBM 堆栈的 D2W（芯片到晶圆）铜键合技术研究》的论文， 明确表示对于 16 层以上 DRAM 堆栈的 HBM 产品，混合键合技术为必不可少。三星电子计划在 2025 年制造 HBM4 样品（主要为 16 层堆栈），并于 2026 年进行量产。 综合考虑技术积累、标准修改和设备投入等因素，我们认为 SK 海力士或是三家原厂中最早量产 12 层 HBM4 的厂商。根据 SK 海力士中国官方微信公众号，SK 海力士预计在 2025 年下半年推出采 用 12 层 DRAM 堆栈的 HBM4 产品，并于 2026 年发布 16 层 DRAM 堆栈的 HBM4 产品。根据半 导体行业观察，美光预计将在 2026 年推出 12 层和 16 层堆栈的 HBM4，带宽超过 1.5TB/s，并且 将在 2028 年发布 16 层堆栈的 HBM4E。

2025-26 年或聚焦 HBM4 市场份额争夺

三大原厂的实际 HBM 产能或与其规划出现一定差异，我们的主要假设如下： 1) 根据半导体行业观察，三星电子因为良率和材料问题，其 HBM3E 产品的客户验证进度慢于市 场预期。我们认为三星电子 HBM3E 产品或最早于 4Q24 实现大规模量产。三星电子计划于 2025 年更新其 HBM4 技术，并于 2026 年实现量产。 2) 我们预计美光的新一代 HBM3E 在 4Q24-1H25 逐渐放量。HBM4 方面，美光在研发和资本支 出方面进行了重点投入。我们预计其产品实际出货时间或在 2025 年下半年或 2026 年。 3) 根据半导体行业观察，SK 海力士采用先进 MR-MUF 技术研发 HBM3E 产品，并通过了客户验 证。在 HBM3E 市场上，SK 海力士 2H24 持续占领高端 HBM 市场。HBM4 方面，SK 海力 士或继续采用 MR-MUF 技术研发产品，并有望在 2025-26 年率先出货。但同时，我们也认为 美光和三星电子在 HBM4 产品上具备强大的研发能力和产品出货能力，或与 SK 海力士争夺 HBM4 市场份额。 4) 产能利用率方面，我们预计三家原厂或有望平衡新增建设产能和现有产能的产能利用率爬坡之 间的关系。2024-26 年，我们预计 SK 海力士、美光和三星电子的传统 DRAM 产能利用率在 85-90%区间，HBM 产线稼动率维持在 90%以上。

我们预计 2024-26 年三大 HBM 厂商的出货量合计分别是 10.1 亿/20.1 亿/34.1 亿 GB，主要假设 是： 1) HBM3E 方面， SK 海力士良率高于美光和三星电子。SK 海力士良率在 2024 年 5 月已接近 80%，美光 HBM3E 良率低于 SK 海力士。根据半导体行业观察，三星电子目前仍受限于材料 和设备问题，其 HBM3E 产品在 2024 年 7 月底前仍未通过英伟达测试。2025-26 年，随着美 光和三星电子逐步改良设备和材料，我们预计两家公司将逐步提升 HBM3E 良率水平，从而拉 动整体 HBM 产品组合的良率提升。 2) HBM 堆栈层数方面，我们预计 HBM 层数有望从 2023 年的 8 层增长到 2027 年的 10 层。

编辑：火腿肠