2024年北方华创研究报告：塑造刻蚀薄膜沉积清洗热处理平台企业，深度受益国产替代战略发展

1、北方华创：国内集成电路高端工艺装备平台型企业

立足半导体基础产品领域，深耕半导体装备、真空及锂电装备和精密电子元器件等业务领域，产品广泛应用于集成电路、先进封装、半导体照明、第三代半导体、新能源光伏、新型显示、真空热处理、新能源锂电等领域，公司现有六大研发生产基地，营销服务体系覆盖欧、美、亚等全球主要国家和地区，致力于成为半导体基础产品领域值得信赖的引领者。

1.1 发展历程：立足半导体基础产品领域，深耕半导体装备/真空及锂电装备/精密电子元器件

由七星电子与北方微电子战略重组构成，系国产半导体设备领军者。（1）七星电子：北京电控整合原国营 700 厂、706 厂、707 厂、718 厂、797 厂、798 厂的优质资产和业务，以七星集团为主发起人，经北京市人民政府经济体制改革办公室[京政体改股函（2001）54号]文批准，发起设立七星电子，主营半导体装备及精密电子元器件业务。（2）北方微电子：由北京电控联合七星集团、清华大学、北京大学、中科院微电子所和中科院光电技术研究所共同出资设立，主营高端半导体装备业务。2016 年七星电子通过发行股份购买资产并募集配套资金的方式实现与北方微电子的战略重组，新增股份在深交所上市，成为中国具备较大规模、丰富的产品体系、多领域高端半导体工艺设备供应商，并成功引进国家集成电路产业基金、京国瑞基金及芯动能基金等战略投资者，实现了产业与资本的融合。2017 年，七星电子更名为北方华创科技集团股份有限公司，完成了内部业务及资产的整合，推出全新品牌“北方华创”（NAURA），形成了以北方华创科技集团股份有限公司为总部，下属北京北方华创微电子装备有限公司、北京北方华创真空技术有限公司、北京北方华创新能源锂电装备技术有限公司和北京七星华创精密电子科技有限责任公司四家全资子公司业务结构。

1.2 股权结构：管理层深耕产业，打造集成电路装备平台

北京电控为实际控制人，明确北方华创集成电路装备产业平台。北京电控“十四五”规划提出要构建以芯屏为核心的产业生态，明确北方华创作为集成电路装备产业平台、七星集团作为文化创意产业平台的基本定位，通过无偿划转的方式将七星集团所持股权集中到北京电控，能进一步理顺管理层级和管理关系，提升上市公司管理效率和北京电控集团化管控水平，更好推动两个平台向专业化方向发展。本次收购完成后，上市公司实际控制人仍为北京电控，本次收购不会导致上市公司实际控制人发生变化。

1.3 产品矩阵：以三大业务为主，涉及多个应用领域

北方华创主营半导体装备、真空及锂电装备、精密元器件业务，为半导体、新能源、新材料等领域提供解决方案。（1）半导体装备：北京北方华创微电子装备有限公司是北方华创全资子公司，成立于 2001 年，经过二十年的发展，北方华创已成为国内先进的半导体装备制造与服务商。北方华创的主要产品包括刻蚀机、PVD、ALD、CVD、氧化/扩散炉、清洗机、气体质量流量计等高端半导体工艺装备及核心零部件，广泛应用于集成电路、先进封装、半导体照明、微机电系统、功率半导体、化合物半导体、新能源光伏、平板显示等领域，为半导体、新能源、新材料等领域提供解决方案。公司拥有多个产业制造基地，分别位于北京经济技术开发区、北京酒仙桥工业园区、北京顺义空港综合保税区和北京平谷马坊工业园区，服务体系覆盖亚洲主要国家和地区。（2）真空装备：北方华创作为国内高端装备制造的主力军，研发的真空热处理装备、气氛保护热处理装备、连续式热处理装备、晶体生长装备、镀膜装备在金属及非金属材料、真空电子、医疗、新能源（光伏、汽车、氢能、储能）、半导体材料、磁性材料等领域取得广泛应用。（3）精密元器件：在精密电子元器件领域，公司持续推动元器件向小型化、轻量化、高精密方向发展，研发的石英晶体器件、石英微机电传感器、高精密电阻器、钽电容器、微波组件、模拟芯片、模块电源等产品，应用于高铁、智能电网、通信、医疗电子、精密仪器、自动控制等领域，为客户打造高端精密电子元器件技术、产品、服务一体化的专业解决方案。

1.4 经营概况：规模效应逐步凸显，以创新巩固竞争优势

各工艺装备市场份额逐步攀升，营收规模持续扩大规模效应逐步显现。2019-2022年公司营业收入分别为 40.58/60.56/96.83/146.88 亿元，同比增长22.10%/49.23%/59.90%/51.68%。2023 年公司持续加大研发投入，产品质量稳步提高，营业收入达220.79 亿元，创公司业绩历史新高。2023 年归母净利润为 38.99 亿元，同比增长 65.73%，主要原因为公司持续增强产品竞争力，收入规模大幅增加，公司 2023 年新签订单超过 300 亿元。合同、订单数量同比大幅增加的同时，降本增效工作取得显著成果，成本费用率同比降低，综合导致归属于上市公司股东净利润增长。公司 2024Q1 实现营收 58.59 亿元，同比增加 51.36%，其主要原因是：公司持续聚焦主营业务，精研客户需求，深化技术研发，不断提升核心竞争力，应用于集成电路领域的刻蚀、薄膜沉积、清洗和炉管等工艺装备市场份额稳步攀升。2024Q1 公司实现归母净利润11.27亿元，同比增长 90.40%。2024Q1 公司经营活动产生的现金流量净额为2.60 亿元同比增长139.31%，其主要原因是公司订单及营业收入大幅增加，销售回款增长。

毛利率/净利率整体呈上升趋势，费用率整体呈下降趋势。自2020 年起，北方华创集成电路先进制程多种产品通过客户验证，成熟制程设备工艺覆盖率快速提升。随着北方华创营收规模的持续扩大，同时规模效应逐渐显现，成本费用率稳定下降：2020-2024Q1，北方华创销售毛利率分 别 为 36.69%/39.41%/43.83%/41.10%/43.40% ，销售净利率分别为10.42%/12.32%/17.30%/18.26%/19.09%；北方华创管理费用率显著下降，2020-2024Q1分为14.05%/12.32%/9.67%/7.94%/7.27%。销售费用率整体呈现稳中有降趋势，2020-2024Q1分别为5.85%/5.29%/5.46%/4.91%/4.64%。

电子工艺装备为公司主要营收来源，营收占比呈上升趋势占比接近90%。北方华创电子工艺装备业务包括半导体装备、真空装备和新能源锂电装备。其中在半导体装备业务板块，北方华创的主要产品包括刻蚀、薄膜沉积、炉管、清洗、晶体生长等核心工艺装备，广泛应用于集成电路、功率半导体、三维集成和先进封装、化合物半导体、新型显示、新能源光伏、衬底材料等制造领域。在真空及锂电装备业务板块，北方华创深耕高压、高温、高真空技术，研发的单晶硅晶体生长设备、真空热处理设备、气氛保护热处理设备、连续式热处理设备、磁控溅射镀膜设备、多弧离子镀膜设备在材料热处理、真空电子、新能源光伏、半导体材料、磁性材料、新能源汽车等领域广泛应用，为新材料、新工艺、新能源等绿色制造提供技术支持。2020-2023年，公司电子 工 艺 装 备 业 务 营 收 分 别 为 48.69/79.49/120.84/196.11 亿元，占公司营收比例为80.40%/82.09%/82.27%/88.82%，毛利率分别为 29.44%/33.00%/37.70%/38.04%。电子元器件包括电阻、电容、晶体器件、模块电源、微波组件等，2023 年营业收入为24.33亿元，毛利率为 65.65%。

坚持创新驱动，巩固半导体核心装备竞争优势。公司始终坚持以客户需求为导向，在保持已有技术优势的同时，持续加强技术创新，研发投入处于国内同行业领先水平，巩固了公司在半导体基础产品领域的竞争优势。2023 年全年北方华创集团研发投入44.10 亿元，研发投入强度达到 19.97%。截至 2023 年末，公司累计申请专利 7,900 余件，累计获得授权专4,700余件，专利数量稳居国内集成电路装备企业首位。目前，公司拥有国家级企业技术中心1个，北京市级企业技术中心、工程中心 4 个，先后获得国家科学技术进步奖1 次及北京市科学技术进步奖12次。

2、行业驱动：AI 周期/“中道”工艺/多重曝光/先进制程扩产四重奏，吹响制造设备需求号角

2.1 驱动一：AI 有望开启半导体新周期，全球晶圆厂产能稳步增长

全球集成电路月度销售额拐点出现，AI 有望开启新一轮半导体周期。90 年代-2010年：PC在 C 端的普及推进半导体行业繁荣发展。随技术的不断进步及成本降低，PC逐渐被C端接纳并普及，众多 IC 厂商将资源集中于 PC 业务并取得了长足的发展。2010 以来，以智能手机为主的消费电子产品取代 PC 成为新的驱动力。智能手机的风靡及移动互联网的普及推动了存储芯片及通信芯片需求的爆发，智能手机行业取代已增长乏力的 PC 行业，成为推动半导体产业发展的新动力。但是同样，经过近几年的发展，智能手机为半导体行业带来的红利也逐渐消失。当前是继PC 与智能手机之后，5G、AI、IoT、云计算以及汽车电子等新兴应用领域崛起的起点，市场规模的壮大对半导体的需求与日俱增，有望带动半导体进入新一轮景气周期。

人工智能将推动下游应用中各类半导体增长，2025 年全球晶圆产能有望达3,370万片/月（等效 8 英寸）。根据 SEMI 数据，从云计算到边缘设备，人工智能的普及正在推动高性能芯片的开发竞争，并推动全球半导体制造能力的强劲扩张。为跟上芯片需求的持续增长，全球半导体产能预计将在 2024 年增加 6%，在 2025 年增长 7%，达到每月3,370 万片晶圆（等效8英寸），产能有望创历史新高。其中，预计中国大陆芯片制造商将保持两位数的产能增长，2024年产能将增长 15%，达到 885 万片/月（等效 8 英寸），2025 年将增长14%，达1,010 万片/月（等效8英寸），占行业总量的近三分之一。预计 2025 年中国台湾的产能将以580 万片/月（等效8英寸）排名第二；而韩国产能将在 2024 年首次超过 500 万片/月（等效8 英寸）大关，2025年其产能将扩大 7%至 540 万片/月（等效 8 英寸）；预计 2025 年日本、美洲、欧洲和中东以及东南亚半导体制造产能将分别为 470 万片/月（等效 8 英寸），同比增长3%）、320 万片/月（等效8英寸），同比增长 5%）、270 万片/月（等效 8 英寸），同比增长 4%和180 万片/月（等效8英寸），同比增长 4%。AI 的快速增长推动了对更密集 HBM 堆栈需求不断增长，每个堆栈现在集成8-12个芯片，领先的 DRAM 制造商正在增加对 HBM/DRAM 的投资。DRAM容量预计在2024年和2025 年均增长 9%。相比之下，3D NAND 市场复苏仍然缓慢，预计2024 年容量不会增长，2025 年预计增长 5%。随着边缘设备中 AI 应用兴起，预计主流智能手机DRAM容量将从8GB增加到 12GB，而使用 AI 助手的笔记本电脑将至少需要 16GB 的DRAM。

前道设备支出占半导体产线投资 50%以上。芯片设计、晶圆制造和封装测试等需在设备技术允许的范围内设计和制造，设备的技术进步又反过来推动半导体产业的发展。典型的集成电路制造产线设备投资中，设备支出占整体投资 70%-80%左右，其中用于前道制造设备投资占总产线投资的 52.50%-64.0%。半导体设备主要分为前道工艺设备（晶圆制造）和后道工艺设备（封装测试）：在前道晶圆制造中，可分为 7 大工艺，分别为氧化/扩散、光刻、刻蚀、离子注入、薄膜沉积、清洗和金属化，所对应的专用设备主要包括氧化/扩散设备、光刻设备、刻蚀设备、清洗设备、离子注入设备、薄膜沉积设备、机械抛光设备等。后道设备包括减薄、划片、打线、Bonder、FCB、BGA 植球、检查、测试设备等。

2.2 驱动二：先进封装加速迭代，前道工艺下放

先进封装处于晶圆制造与封测中的交叉区域，凸块/ RDL/TSV 等需要前道工艺完成。先进封装要求在晶圆划片前融入封装工艺步骤，具体包括应用晶圆研磨薄化、线路重排（RDL）、凸块制作（Bumping）及三维硅通孔（TSV）等工艺技术。先进封装更多在晶圆层面上进行，采用前道制造方式来制作后道连接电路，工艺流程的相似性使得两者使用设备也大致相同，其中倒装就要采用植球、电镀、光刻、蚀刻等前道制造的工艺，2.5D/3D 封装TSV技术就需要光刻机、涂胶显影设备、湿法刻蚀设备等，从而使得晶圆制造与封测前后道制程中出现中道交叉区域。

凸块替代传统封装中的金线键合，以微小的焊球或凸块实现芯片与封装载板的互联。凸块制造过程一般是基于定制的光掩模，通过真空溅镀、曝光、电镀、蚀刻等环节而成，该技术是晶圆制造环节的延伸，也是实施倒装（FC）封装工艺的基础及前提。相比以引线作为键合方式传统的封装，凸块代替了原有的引线，实现了"以点代线"的突破。该技术可允许芯片拥有更高的端口密度，缩短了信号传输路径，减少了信号延迟，具备了更优良的热传导性及可靠性。此外，将晶圆重布线技术（RDL）和凸块制造技术相结合，可对原来设计的集成电路线路接点位置(I/OPad)进行优化和调整，使集成电路能适用于不同的封装形式，封装后芯片的电性能可以明显提高。以铜柱凸块制造工艺流程为例，主要包括 UBM 溅射、厚胶光刻、电镀、去胶和UBM刻蚀等工序。①UBM 溅射：通过热氧制备 400 nm 二氧化硅（SiO2）作为绝缘层，然后溅射Ti 或者TiＷ作为粘附层，溅射 Cu 作为电镀种子层，从而形成铜柱凸块的 UBM。②厚胶光刻：厚胶光刻的工艺步骤为涂覆、前烘、曝光、显影、后烘。由于正性光刻胶厚胶光刻的影响因素很多，涂覆厚胶需要采用符合流变学的光阻材料，支持旋转涂覆单次操作厚度40～100 μm。为了提高铜凸块侧壁垂直度，光刻胶的厚度需要大于铜柱凸块高度，一次就涂覆厚度约80 μm以上的光阻材料。③铜／焊料电镀：传统的电镀工艺是挂镀，即阳极和作为阴极的被镀件分别浸入电镀液内，位置相对而放，电镀时通常晃动被镀件，以便让新鲜的电镀液及时补充到被镀件的表面。铜柱凸块电镀工艺采用垂直喷镀法，把被镀的晶圆正面朝下，电镀液从下面垂直向上喷到晶圆的中央，然后向晶圆四周流出，这样电镀效果较好。④刻蚀 UBM：UBM 刻蚀容易出现腐蚀不完全或者侧向腐蚀严重的问题，铜柱凸块间距越小此现象越严重。分析湿法刻蚀和干法刻蚀对于UBM刻蚀的影响，可知湿法腐蚀具有各项同性的特性，通过增加腐蚀时间来去除未完全腐蚀的UBM，会造成严重的侧向腐蚀而导致侧壁垂直度降低，而干法刻蚀具有各向异性的特性，可以解决刻蚀侧向腐蚀问题。

RDL 改变 IC 线路接点位置。RDL 是添加到集成电路或微芯片中以重新分配电气连接的金属层。这种 RDL 技术是一种用于集成电路（IC）的先进封装解决方案，允许将多个芯片集成到单个封装中。它是在介电层顶部创建图案化金属层的过程，该金属层将IC 的输入/输出（I/O）重新分配到新位置。新位置通常位于芯片的边缘，这允许使用标准表面贴装技术（SMT）将IC连接到印刷电路板 （PCB）。RDL 技术使设计人员能够以紧凑、高效的方式放置芯片，从而减少器件的整体尺寸。RDL 的主要功能包括：1）提供水平接口连接：RDL 包含主要的水平接口连接，提供晶片之间的连接。这些连接可以在晶片的顶部进行，并且RDL 的结构类似于HDI PCB中的盲/埋微孔。2）提供高密度互连：在先进封装技术中，例如超高密度InFO（InFO_UHD）技术，RDL 被开发为提供逻辑-逻辑系统的高互连密度和带宽。例如，该技术的带宽密度可以达到线宽和间距（L/S）为 0.8/0.8 μm，长度为 500 μm 的逻辑-逻辑系统的记录高度10Tbps/mm。3）实现异质集成：异质集成是一种将独立设计和优化的元件集成到一个共同的interposer 上的过程，这对于制造更高速度和性能的元件至关重要。RDL 技术使得元件可以更接近地放置，从而最小化了用于补偿互连线中的频率依赖性损耗的寄生功耗。

以 RDL first 的 FOWLP 为例，①在 1000um 的玻璃基板上利用旋涂膜技术涂覆，烘烤成型后成型 Ti/Cu 种子层；②利用镀层工艺制备 UBM（凸点下金属化层)，接着再涂覆绝缘层/钝化层。这钝化层又具体包含的步骤有：旋涂，曝光，显影以及在 200℃高温下后固化1 小时以形成铜垫；③在生成第一层 RDL 的基础上，生成第二层开放钝化层；④形成第二层RDL 层，并生成第三层开放钝化层；⑥形成微凸点；⑦将芯片贴装在 RDL Wafer 上，根据贴装精度不同，该步骤可采用热压键合（TCB）工艺；⑧晶圆塑封；⑨去除载板打磨露出RDL 铜垫；⑩在RDL铜垫上完成贴球。

TSV 为连接硅圆片两面并与硅衬底和其他通孔绝缘的电互连结构。TSV是一种垂直互连结构，特点是穿透硅衬底，并实现从对应电路层一面到另一面的电气连接。TSV的基本结构包括穿透硅衬底的导电通道，以及与衬底之间的绝缘隔离层。并且，为实现衬底上下面的电气连接，还需要正面和背面的互连层，以实现信号的互连和再分布。目前，TSV 主要有三大应用领域，分别是三维集成电路（3D IC）封装、三维圆片级芯片尺寸封装（3DWLCSP）和2.5D中介转接层（Interposer） 封装。①3D IC 封装: 3D IC 应用方向主要是存储类产品，其原因是存储类产品引脚密度小，版图布局规律，芯片功率密度小等。通过 TSV 通孔实现三维集成，可以增加存储容量，降低功耗，增加带宽，减小延迟，实现小型化。②3D WLCSP：主要应用于图像、指纹、滤波器、加速度计等传感器封装领域。其特点是采用 Via Last 工艺，TSV 深宽比较小(1:1-3:1)，孔径较大出于对成本的考虑，目前图像传感器封装大多采取低深宽比的TSV结构。③2.5D中介转接层封装：中介转接层针对的是 FPGA、CPU 等高性能的应用，其特征是正面有多层细节距再布线层和细节距微凸点，主流 TSV 深宽比达到 10:1，厚度约为100μm。

TSV 工艺流程：深反应离子刻蚀（DRIE）法行成通孔；使用化学沉积方法沉积制作绝缘层、使用物理气相沉积方法沉积制作阻挡层及种子层；选择一种电镀方法在盲孔中进行铜填充；使用化学和机械抛光（CMP）法去除多余铜，完成铜填充后， 则需要对晶圆进行减薄，最后是进行晶圆键合。TSV 工艺包含晶圆的表面清洗、光刻胶图案化、干法/湿法蚀刻沟槽、气相沉积、通孔填充、化学机械抛光等几种关键工艺，运用到晶圆减薄机、掩膜设备、涂胶机、激光打孔机、电镀设备、溅射台、光刻机、刻蚀机，同时配套的电镀液、靶材、特种气体、塑封料等。

TSV 在 3D 封装中应用实例——HBM。HBM 是一种封装存储器，在HBM设计制造中，通过在整个硅晶圆厚度上打孔，在芯片正面和背面之间形成数千个垂直互连。在HBM中多层DRAMdie 堆叠，通过硅通孔和焊接凸点连接，且只有最底部的 die 能向外连接到存储控制器，其余管芯则通过内部 TSV 实现互连。

2.3 驱动三：核心设备限制下，多重曝光技术助力制程突破

斯派洛判据式指出，对于数值孔径 NA 为 1.35 的 193 nm 浸没式光刻机，一维周期线条结构的理论极限分辨率为 71.5 nm。考虑到实际掩模结构中存在变周期图形，为兼顾工艺窗口，量产工艺所允许的单次光刻最小周期一般为 80 nm（金属图层）、76 nm（鳍型层或栅极层）。对于更小周期的图形制造工艺，则需要使用多重图形成像技术，即将设计版图拆分为多个版图，使每一个版图的最小尺寸周期均符合单次光刻的极限分辨率的要求。在量产工艺中，使用最多的多重图形成像技术为双重或多重“光刻-刻蚀”技术、自对准成像技术（又称“侧墙转移技术”）。此外，兼顾图形成像质量和套刻偏差，裁剪（Cut 或 Block）技术成为多重图形技术的重要组成部分。

（1）双重光刻技术

双重光刻（LELE）技术多用于包含不规则排列光刻结构的工艺实现，其可以实现周期从80nm 到 44 nm 的核心图形。LELE 技术是金属层和接触孔图层最常用的工艺技术，其拆分方法直观、掩模数量需求较少、对图层的设计规则要求相对宽松。另外，在鳍型层、栅极层工艺中，LELE技术充当了结构裁剪的作用。按照设计版图最终呈现的状态（沟槽或线条），将LELE技术分为双沟槽 LELE 技术和双线条 LELE 技术。

双沟槽 LELE 技术使用两次硬掩模以分别实现沟槽宽度控制和线条边缘质量提升。其基本流程如下：使用经过拆分和 OPC 优化的第一硬掩模对涂覆光刻胶的晶圆进行光刻，形成第一次光刻图形，由于第一硬掩模的最小周期已经加倍，所以光刻后图形宽度也大于设计宽度，以实现最大光刻工艺窗口；之后采用刻蚀工艺将光刻胶图形转移至第一硬掩模，并在该过程中通过控制刻蚀工艺或使用其他尺寸收缩技术实现对刻蚀后图形宽度的控制；为使得线条宽度均匀性和边缘粗糙度在预期范围之内，上述刻蚀和尺寸收缩工艺之后还要辅助使用第二次刻蚀工艺，将图形转移至第二硬掩模，若前次转移刻蚀后的图形宽度尚未达到目标尺寸，则第二次转移刻蚀仍然需要对宽度进行精确控制；之后涂覆光刻胶材料并进行第二次光刻和刻蚀工艺，将设计图形转移至第二硬掩模层之后，统一刻蚀转移至目标图层，实现凹槽结构。双线 LELE 技术采用两个硬掩模薄膜层以实现宽度收缩和边缘质量提升。其基本流程如下：使用第一硬掩模对涂覆光刻胶的晶圆进行光刻，实现周期加倍图形的曝光；对第一硬掩模进行转移刻蚀并减小线条宽度；进行第二次光刻胶薄膜层的涂覆并进行第二次光刻，对第一硬掩模转移刻蚀并精确控制线条宽度；对第二硬掩模和目标图层先后进行转移刻蚀，最终实现目标图形成像。

（2）自对准双重及多重图形成像技术

自对准双重图形成像（SADP）技术是指在光刻之后使用侧墙沉积技术实现图形密度加倍，之后使用裁剪光刻和刻蚀工艺对图形进行裁剪修饰。自对准双重图形技术使用光刻胶作为牺牲层，在其左右两侧生成一对间隔层。首先使用标准的光刻工艺制作半密集线条。通过化学气相沉淀（CVD）将间隔层材料（例如 SiN）均地沉积到光刻胶上。随后，采用各向异性刻蚀去除间隔层材料。除了附着在牺牲层图形侧上的材料之外，其余的间隔材料都被刻蚀清除。最后，选择性地清除光刻胶材料，用余下的间隔层作为掩模对基底进行刻蚀。

自对准多重图形成像技术包括自对准三重图形成像（SATP）技术、自对准四重图形成像（SAQP）技术、自对准八重图形成像（SAOP）技术等，统称为自对准多重图形成像（SAMP）技术。SATP 具有与 SADP 不同的拆分方法，在第一次侧墙工艺之后直接进行第二次侧墙工艺，并通过裁剪工艺去除第一次侧墙材料，实现目标图形成像。由于拆分直观性较差，因此尚未有量产产品使用该技术。SAQP 是两次侧墙沉积-刻蚀工艺的叠加，可以实现半周期为20～40nm的致密线条图形成像，如 7 nm 技术节点的鳍型层、规则金属互连线图层的工艺实现。SAOP是在SAQP 的基础上再增加侧墙沉积和刻蚀工艺，实验室验证其可实现只有5.5 nm半周期的规则线条结构。但是，由于线条质量工艺控制难度非常大，以及裁剪工艺需要的套刻精度非常高，所以对于先进节点制程，该方法只停留在实验研发阶段。

2.4 驱动四：大基金三期&在建/规划兴建或改造产能稳步进行

设备国产化率有望持续提升，设备零部件开始集中公关。芯谋研究数据，2023年国内半导体设备公司总体营收增长超 17.6%，达到 40 亿美元，设备国产化率达到11.7%；预计2024年中国大陆设备厂商营收将进一步增长至 51 亿美元，国产化率达到13.6%。在国产替代的大趋势下，国内设备厂商将从点式突破向纵、横两个维度加速拓展，设备产业将进入全面高速发展的新阶段。北方华创、盛美半导体、先导、晶盛机电等设备企业增长显著，呈现出平台化发展趋势。中微公司、华海清科、凯世通等专注于刻蚀、CMP 和离子注入设备的单项冠军企业，技术和市场进一步突破，营收也大幅增长。2023 年中国大陆半导体零部件产业迎来发展元年，储气舱、流量计、真空计、反应喷淋头、静电吸盘和阀门等重要零部件取得较大突破，逐渐能够满足部分国内半导体设备需求。未来 2-3 年零部件产业将迎来高速高质量发展，由点及面逐渐完善，并对设备环节形成全面有效支撑。从覆盖面上看，研发将覆盖 80%以上的零部件领域，量产将覆盖50%的面上需求，供应将占据 20%的市场份额，总体呈现出缺失零部件急剧减少，短板零部件技术差距快速缩小态势。

大基金三期成立，国内“卡脖子”环节有望进一步突破。从投资方向来看，国家大基金前两期主要集中在设备和材料领域，为中国芯片产业的初期发展打下了坚实基础。大基金一期在2018年底基本完成投资，投资重点主要在集成电路制造领域，IC 设计及封测业其次，对半导体设备及材料等产业链上游环节的投资占比较少。根据麒芯说引用财联社创投通-执中数据，截至目前，大基金二期共对外投资 65 个项目。近期投资活动频繁，包括对半导体零部件企业臻宝科技、半导体设备企业新松半导体以及 EDA 工具九同方等的投资。晶圆制造领域获得大基金二期最多投资，占比 70%；装备、材料的投资占比增加至约 10%；IC 设计项目的投资额也占约10%；封测业的投资比例则有较大幅度下降。国家大基金三期成立于 2024 年5 月24 日，注册资本3440亿元人民币，由财政部、国开金融有限责任公司、上海国盛（集团）有限公司、工商银行、建设银行、农业银行、中国银行、交通银行等 19 家机构共同出资设立，法定代表人为张新。对于大基金三期未来的投资方向，六大行在投资公告中表示，本次的国家大基金三期旨在引导社会资本加大对集成电路产业的多渠道融资支持，重点投向集成电路全产业链。

根据芯思想研究院调研，截至 2023 年 12 月 20 日，中国大陆12 英寸、8 英寸和6英寸及以下的硅晶圆制造线共有 210 条（不含纯 MEMS 生产线、化合物半导体生产线和光电子生产线）。（1）中国大陆共建有 12 英寸晶圆厂 45 座，规划产能合计238 万片，实际产量约在125-140万片之间；在建 24 座，规划产能合计 125 万片（其中外资在建18 万片）；规划兴建或改造13座，规划产能合计 57 万片（其中外资规划 5 万片）；全部产能合计420 万片（其中外资产能77万片）。（2）中国大陆共建有 8 英寸晶圆厂 34 座，规划产能合计168 万片，已经装机产能152万片（其中外资装机 35 万片），实际产量约在 140 万片左右；在建5 座，规划产能合计20万片；规划兴建或改造 11 座，规划产能合计 32 万片；全部产能合计220 万片。（3）中国大陆共建有6英寸晶圆厂 48 座，规划产能合计 264 万片，已经装机产能 206 万片，实际产量约在180万片左右；在建 4 座，规划产能合计 21 万片；规划兴建或改造 6 座，规划产能合计34万片；全部产能合计 319 万片。（4）中国大陆共建有 5/4/3 英寸晶圆厂 63 座，规划产能合计730万片（按4英寸计算）。

MCU 是 8 英寸晶圆上价格最高的芯片。8 英寸晶圆，IC 价格从低到高排序如下：金属氧化物半导体场效应管（MOSFETs）：110-300nm、LED 驱动 IC：300–500nm、NOR闪存IC：100-180nm、音频 IC：110-300nm、DDIC：110-300nm，特别是用于9 英寸及以上的大尺寸TFTLCD 面板、T-cons: 110-180nm、CIS: 110–280nm、TPM ICs: 110–280nm、PMICs: 110–280nm、Retimer/redriver IC（用于 PC 内部传输）：110-180nm、USB 控制器：110-180nm、MCU：特别是用于汽车应用：150-300nm。当 MCU 需求激增时，8 英寸晶圆往往会生产更多的MCU，而不是价格较低的 MOSFET ，故每次缺货都从毛利较低的器件品类开始。另一方面，PMIC和DDIC 的需求稳定，因此晶圆代工厂商总是为 PMIC 和 DDIC 分配一定的产能。然而，随着电动汽车的增长、5G 电信的增长以及设备的功耗问题导致 PMIC 需求的激增，这种激增影响到晶圆代工厂商对 PMIC 和 DDIC 的产能分配，PMIC 是 20/21 年缺货中的重灾区。从产线建设角度分析，以中芯国际天津 T2 车间 8 寸集成电路生产线扩建项目为例，月产9万片 180nm 的 8 寸晶圆产线所需的主要设备数量为：高温/氧化/退火设备113 台，化学气相沉积设备 89 台，涂胶设备 39 台，光刻机 39 台，刻蚀设备 92 台，离子注入设备31台，去胶设备32 台，物理气相沉积设备 43 台，研磨抛光设备 33 台，清洗设备41 台，检测设备217台，其他设备 32 台。

在 12 英寸晶圆厂，CPU 和 GPU 是最赚钱产品。尤其是22nm及以下的先进制程，晶圆代工厂商关心的是其 12 英寸晶圆厂的盈利，而不是保持 100%的产能利用率。对于12英寸晶圆，IC 价格从低到高的排序如下：NOR 闪存 IC：55–90nm、T-cons: 22–90nm、用于智能手机LCD和 OLED 的 DDIC ： 28-55nm 、 CIS: 22–90nm 、 TPM IC: 40–60nm、PMIC: 55–90nm、Retimer/redriver IC（用于 PC 内部传输）：110-180nm、USB 控制器：28–90nm、MCU: 40–90nm、存储控制 IC：28–40nm、复杂可编程逻辑器件（CPLD），也是逻辑IC：22-28nm、现场可编程逻辑门阵列（FPGA），通常是定制的：22-28nm、BMCs，用于PC 服务器和网络设备：28-60nm、网络 IC：14nm 以下和 14-55nm，取决于设计和规格、CPU，包括GPU：14nm以下。从产线建设角度分析，以中芯国际天津 T3 车间 12 寸集成电路生产线扩建项目为例，月产1万片 90nm 的 12 寸晶圆产线所需主要设备数量为：高温/氧化/退火设备22 台，化学气相沉积设备 42 台，涂胶设备 7 台，光刻机 8 台，刻蚀设备 25 台，离子注入设备13 台，去胶设备8台，物理气相沉积设备 24 台，研磨抛光设备 12 台，清洗设备 17 台，检测设备50 台，测试设备33台，其他设备 17 台。

3、产品：四大领域布局塑造设备平台型公司，充分受益国产替代

3.1 刻蚀设备：制程/结构共促刻蚀设备迭代，公司ICP/CCP/TSV多点开花

3.1.1 设备概况：把图形从光刻胶转移到待刻蚀薄膜，前道制造中的“减法工艺”

刻蚀的目的是按照图纸切割衬底或衬底上的薄膜。刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形，它在整个半导体工艺中是至关重要的一个步骤，刻蚀可以分为湿法刻蚀和干法刻蚀。（1）湿法刻蚀：使用液态化学溶液与材料表面发生化学反应，通常是各向同性的，但也可以通过对特定材料或晶体取向的选择性刻蚀来实现各向异性，用于金属刻蚀艺术、某些半导体工艺的初步图案制作。（2）干法刻蚀：使用气体和等离子体进行刻蚀，不涉及液态化学物质，可以是物理或化学过程，通常是各向异性的，能够实现高精度和复杂图案的刻蚀，常用于半导体制造中的深孔、槽和微结构的制作。干法刻蚀是目前主流的刻蚀技术，其中以等离子体干法刻蚀为主导。

等离子体刻蚀设备是利用等离子体放电产生的带化学活性的粒子，在离子的轰击下，与表面的材料发生化学反应，产生可挥发的气体，从而在表面的材料上加工出微观结构。根据产生等离子体方法的不同，干法刻蚀主要分为电容性等离子体刻蚀和电感性等离子体刻蚀；根据被刻蚀材料类型的不同，干法刻蚀主要是刻蚀介质材料（氧化硅、氮化硅、二氧化铪、光刻胶等）、硅材料（单晶硅、多晶硅、和硅化物等）和金属材料（铝、钨等）。电容性等离子体刻蚀主要是以高能离子在较硬的介质材料上，刻蚀高深宽比的深孔、深沟等微观结构；而电感性等离子体刻蚀主要是以较低的离子能量和极均匀的离子浓度刻蚀较软的和较薄的材料。这两种刻蚀设备涵盖了主要的刻蚀应用。

随先进制程的不断突破，刻蚀次数显著增加。随着国际上高端量产芯片从14纳米到10纳米阶段向 7 纳米、5 纳米甚至更小的方向发展，当前市场普遍使用的沉浸式光刻机受光波长的限制，关键尺寸无法满足要求，必须采用多重模板工艺，利用刻蚀工艺实现更小的尺寸，使得刻蚀技术及相关设备的重要性进一步提升。刻蚀技术需要在刻蚀速率、各向异性、刻蚀偏差、选择比、深宽比、均匀性、残留物、等离子体引起的敏感器件损伤、颗粒沾污等指标上满足更高的要求，刻蚀设备随之更新进步，例如：刻蚀设备的静电吸盘从原来的四分区扩展到超过20个分区，以实现更高要求的均匀性；更好的腔体的温度控制实现生产重复性的提高。在摩尔定律推动下，元器件集成度的大幅提高要求集成电路线宽不断缩小，制造工序复杂度显著增加。根据先进半导体材料引用 SEMI 数据，20nm 工艺需约 1,000 道工序，而 10nm 和7nm工艺所需工序已超1,400道。随线宽向 10、7、5nm 升级，光刻机精度受波长限制，需采用多重模板工艺，多次薄膜沉积和刻蚀以实现更小线宽，使得刻蚀次数显著增加，20nm 工艺需刻蚀50 次左右，而10nm工艺超 100 次，5nm 工艺超 150 次。

集成电路 2D 存储器件的线宽已接近物理极限，NAND 闪存已进入3D时代。3DNAND制造工艺中，增加集成度的主要方法不再是缩小单层上线宽而是增加堆叠的层数。刻蚀要在氧化硅和氮化硅一对的叠层结构上，加工 40：1 到 60：1 的极深孔或极深的沟槽，3DNAND层数的增加要求刻蚀技术实现更高的深宽比。以某种 3D NAND 技术路线为例，在150k/月假定产能下，随着堆叠层数的增加，刻蚀设备用量占比不断攀升，当3D NAND 层数从32层提升到128层时，刻蚀设备使用量占比从 34.9%上升到 48.4%；对于不同技术节点各个刻蚀工艺刻蚀设备用量情况（已做归一化处理），对于不同堆叠层数 3D NAND，CMOS 驱动部分的刻蚀设备用量需求不变，Array 存储结构刻蚀设备数量的变化比较明显，其中涉及的刻蚀工艺为沟道孔洞（Channel Hole）、台阶（Stair Step）、狭缝（Slit）、接触孔（Contact Via）和清理（ClearOut）。由于台阶刻蚀单次形成的台阶数量固定，因此设备数量需求几乎正比于堆叠层数。另一方面，随着堆叠层不断升高，待刻蚀膜厚相应增加，沟道通孔、狭缝和接触孔的刻蚀加工时间会变长甚至翻倍，单设备的 WPH 下降导致工艺设备数量需求增加。

在图形转移或者复制的精度依靠几个工艺参数：不完全刻蚀、过刻蚀、刻蚀速率、钻蚀、选择比、均匀性、纵横比及侧边的各项异性/各项同性刻蚀。不完全刻蚀：不完全刻蚀是指表面层还留在图形孔中或表面上的情况，原因可能是第一刻蚀时间过短，第二需要刻蚀的薄膜厚度不均匀等。过刻蚀：在任何的刻蚀工艺中，总会有一定程度的、计划的过刻蚀，以便允许表层厚度变化，再或者是为了下一步工艺的要求等等。刻蚀速率：指刻蚀薄膜一分钟希望达到的刻蚀深度。钻蚀：从最外的表面开始到底部的过程中刻蚀同样也会在最外表面进行，结果会在侧面形成一个斜面，当这种作用在光刻胶边缘下被刻蚀，可称为钻蚀。选择比：是指在同一刻蚀条件下两种不同材料刻蚀速率快慢之比。均匀性：是衡量刻蚀工艺在整个硅片上，或整个一批，或批与批之间刻蚀能力的参数。纵横比：纵横比（Aspect Ratio）是水平宽度与垂直高度之比（即高度除以宽度），电路的关键尺寸（CD）越小，纵横比值越大。各向同性和异性：各向同性是指刻蚀会向各个方向进行；各向异性与之相反，所以各向异性相比于同性会得到一个较为理想的刻蚀图形（垂直的侧边）。

3.1.2 市场格局：国际巨头主导干法刻蚀市场，25 年规模有望超180亿美元

随着集成电路行业的不断发展，集成电路制造产业对于刻蚀工艺的复杂度要求不断上升，刻蚀技术也在不断地演进：主要运用设备已从只能进行有限控制的圆筒式刻蚀机，发展至集成刻蚀参数控制软件的现代等离子体刻蚀机。根据 Gartner 数据，2020 年，全球集成电路制造干法刻蚀设备市场规模预计为 136.89 亿美元，同比增长 25.36%，在全球集成电路制造设备市场的规模占比达 21.10%；2025 年，全球集成电路制造干法刻蚀设备市场规模预计将增长至181.85亿美元，年复合增长率约为 5.84%。全球集成电路制造干法（等离子体）刻蚀设备市场由国际巨头主导。由于刻蚀工艺复杂、技术壁垒高，早期进入市场的国际巨头如泛林半导体、东京电子、应用材料等拥有领先的技术工艺及客户资源，预计短期内较难被其他竞争对手超越。根据Gartner 数据，2020 年，前三大厂商泛林半导体、东京电子及应用材料合计占有全球干法刻蚀设备领域 90.24%的市场份额，市场格局高度集中，寡头垄断现状较难打破。相比之下，国内厂商起步较晚，如中微公司、北方华创、屹唐半导体等企业尚处于追赶阶段，国内集成电路制造厂商及国产刻蚀设备仍有较大的发展空间。

3.1.3 公司产品：ICP 突破 12 英寸各技术节点，CCP实现逻辑/存储/功率多关键制程覆盖

凭借在等离子体控制、反应腔室设计、刻蚀工艺技术、软件技术的积累与创新，北方华创在集成电路、功率半导体、化合物半导体、半导体照明、微机电系统、先进封装等领域均可提供先进的装备及工艺解决方案。北方华创现已形成对刻蚀工艺的全覆盖，具有对硅、深硅、金属、介质、化合物半导体（SiC, GaN, GaAs, InP, LiNbO₃, LiTaO₃等）等多种材料的刻蚀能力，凭借优良的工艺性能成为客户的优选。刻蚀设备约占集成电路芯片制造设备总资本开支的22%，是半导体制造过程中的关键环节。随着集成电路线宽的持续减小和3D 集成电路的发展，刻蚀设备在集成电路装备市场中的地位愈加重要，已跃居集成电路采购额最大的设备类型，2023年公司刻蚀设备（ICP/CCP/TSV/去胶）收入近 60 亿元。 （1）ICP：北方华创作为国内领先的高端电子工艺装备供应商，深耕ICP刻蚀技术二十余年，先后攻克了电感耦合脉冲等离子体源、多温区静电卡盘、双层结构防护涂层和反应腔原位涂层等技术难题，实现 12 英寸各技术节点突破。公司多晶硅及金属刻蚀系列ICP设备实现规模化应用，完成了浅沟槽隔离刻蚀、栅极掩膜刻蚀等多道核心工艺开发和验证，助力国内主流客户技术通线，已实现多个客户端大批量量产并成为基线设备。截至2023 年底，北方华创ICP刻蚀设备已累计出货超 3,200 腔。

（2）CCP：2021 年，北方华创开始着力进行介质刻蚀设备研发，致力于攻克12英寸关键介质刻蚀工艺应用，支撑客户持续创新。凭借多年积累的核心技术以及对刻蚀领域的深刻理解，北方华创先后突破了 CCP 领域等离子体产生与控制、腔室设计与仿真模拟、低温静电卡盘、高功率等离子馈入等多项关键技术，建立起核心技术优势。目前，北方华创集成电路领域CCP介质刻蚀设备实现了逻辑、存储、功率半导体等领域多个关键制程的覆盖，为国内主流客户提供了稳定、高效的生产保障，赢得客户信赖和认可。截至 2023 年底，北方华创CCP刻蚀设备已累计出货超 100 腔。

（3）TSV：硅通孔刻蚀是关键步骤之一，其工艺在刻蚀形貌、刻蚀速率、选择比、深宽比、均匀性等方面要求严苛，存在较高的技术壁垒。北方华创推出的12 英寸TSV刻蚀设备，通过快速气体和射频切换控制系统，结合优良的工艺配方架构，在高深宽比硅通孔刻蚀中可精确控制侧壁形貌，实现侧壁无损伤和线宽无损失。通过优异的实时控制性能，大幅提升刻蚀速率，达到国际主流水平。目前北方华创的 TSV 刻蚀设备已广泛应用于国内主流Fab 厂和先进封装厂，是国内 TSV 量产线的主力机台，市占率领先。

3.2 薄膜沉积：占 IC 设备开支20%以上，公司全部布局各细分领域

3.2.1 设备概况：基片表面沉积特定材料，前道制造中的“加法工艺”

薄膜沉积技术涉及在基片表面沉积特定的材料，以形成薄膜。集成电路是由一系列有源和无源电路元件（如晶体管、存储单元等）堆叠而成的 3D 结构，其中有很多用来实现结构之间互连的铝或铜金属层，为了保证各层金属之间绝缘，就要在制造过程中利用沉积的方法将绝缘薄膜材料覆盖在各层金属之间。由于制造工艺中需要薄膜沉积技术在晶圆上重复堆叠薄膜，因此薄膜沉积技术可视为前道制造中的“加法工艺”。在薄膜沉积过程中，原料被转化为气体或蒸气状态，然后通过化学反应或物理过程沉积到基材表面上。这个过程可以通过物理气相沉积（PVD）、化学气相沉积（CVD）等多种方法实现。随着集成电路的发展，晶圆制造工艺不断精密化，芯片结构的复杂度也在不断提高，需要在更微小的线宽上制造，制造商要求制备的薄膜品种也随之增加，用户对薄膜性能的要求也在日益提高。

根据工作原理的不同，集成电路薄膜沉积可分为物理气相沉积（PVD）、化学气相沉积（CVD）。（1）物理气相沉积（PVD）：通过在真空条件下将固态材料加热至其汽化温度，使其形成蒸汽，然后在芯片表面沉积。PVD 技术适用于许多材料，包括金属、氧化物和氮化物等。由于其操作简单、成本较低，PVD 技术在芯片制造中得到了广泛应用。（2）化学气相沉积（CVD）：CVD是通过在气相中使气体发生化学反应生成沉积物来实现薄膜的沉积。CVD技术可以实现对薄膜的精确控制，从而在芯片制造中得到了广泛应用。此外，CVD 技术还具有高度可扩展性和良好的均匀性，这使其在大规模芯片生产中具有优势。（3）原子层沉积（ALD）：ALD技术是一种特殊的真空薄膜沉积方法，具有较高的技术壁垒。ALD 技术通过将气相前驱体脉冲交替地通入反应室并在沉积基底上发生表面饱和化学反应形成薄膜。通过ALD 镀膜设备可以将物质以单原子层的形式一层一层沉积在基底表面，每镀膜一次/层为一个原子层，根据原子特性，镀膜10次/层约为 1nm。

常见的薄膜主要分为半导体薄膜，介质薄膜，金属/金属化合物薄膜三大类。以逻辑芯片的个 CMOS 结构单元的垂直剖面示意图为例，从上往下看主要有钝化层（保护芯片），金属互连层（把底层的晶体管连接起来形成电路结构），底层晶体管结构层三个部分组成。在一个芯片里面由上百亿这样的结构组成，按一张晶圆切 500 个芯片来算，那么一张晶圆上面就包含了5万亿个这样的晶体管机构。在生产制造过程中，不可能把 5 万个晶体管一个个依次来制造，如果从水平方向去一层一层剥离的视角来看，其结构就好像一层一层的膜堆叠在一起形成，而且这些膜的厚度都是微米，纳米级的单位。常见的薄膜主要分为半导体薄膜，介质薄膜，金属/金属化合物薄膜三大类。1）半导体薄膜：主要用于制备源/漏极的沟道区、单晶外延层和MOS栅极等。2）介质薄膜：主要用于浅槽隔离、栅氧化层、侧墙、阻挡层、金属层前介质层，后段的金属层间介质层、刻蚀停止层、阻挡层、抗反射层、钝化层等，也可以用于硬掩膜。3）金属及金属化合物薄膜：金属薄膜主要用于金属栅极、金属层、焊盘，金属化合物薄膜主要用于阻挡层、硬掩膜等。

ALD 能够满足复杂 3D 堆叠结构覆盖和薄膜性能要求的沉积技术，在后摩尔时代扮演着愈发重要的角色。相比传统的化学气相沉积（称 CVD）和物理气相沉积（PVD），ALD的优势在于成膜具备优异的三维保形性、大面积成膜均匀性，以及精确的厚度控制等，适用于在复杂的形状表面和高深宽比结构中生长超薄薄膜。在后摩尔时代，晶圆制造的复杂度和工序量大大提升。以逻辑芯片为例，随着 45nm 以下制程的产线数量增多，尤其是28nm及以下工艺的产线，对镀膜厚度和精度控制的要求更高，在引入多重曝光技术后，ALD 需求工序数和设备数均大幅提高；在存储芯片领域，主流制造工艺已由 2D NAND 发展为 3D NAND 结构，内部层数不断增高，元器件逐步呈现高密度、高深宽比结构。ALD 满足复杂 3D 堆叠结构（如3D-NAND）覆盖和薄膜性能要求的沉积技术。CVD A 中沉积的薄膜（蓝色）并没有完全覆盖结构的下部部分；即使对CVD 进行一些工艺调整（CVD B）实现了覆盖，但是底部区域的薄膜性能和化学成分很差（图中白色区域）；相比之下，使用 ALD 技术则显示了完全的薄膜覆盖，而且在结构的所有区域都实现了高质量和均匀的薄膜特性。从半导体未来的发展来看， ALD 技术将在后摩尔时代扮演着愈发重要的角色。

先进制程使得品圆制造的复杂度和工序量大幅提升，先进制程发展需要采用多重曝光工艺，薄膜沉积次数明显增加。随着集成电路制造不断向更先进工艺发展，单位面积集成的电路规模不断扩大，芯片内部立体结构日趋复杂，所需要的薄膜层数越来越多，对绝缘介质薄膜、导电金属薄膜的材料种类和性能参数不断提出新的要求。根据拓荆科技招股说明书披露，在90nmCMOS芯片工艺中，大约需要 40 道落膜沉积工序。在 3nm FinFET 工艺产线、大约需要超过100道薄膜沉积工序，涉及的薄膜材料由 6 种增加到近 20 种，对于薄膜颗粒的要求也由微米级提高到纳米级，薄膜设备的发展支撑了集成电路制造工艺向更小制程发展。在FASH存储芯片领域，随着主流制造工艺已由 2D NAND 发展为 3D NAND 结构，结构的复杂化导致对于薄膜沉积设备的需求量逐步增加。在 FLASH 存储芯片领域，随着主流制造工艺已由2D NAND发展为3DNAND结构，结构的复杂化导致对于薄膜沉积设备的需求量逐步增加。根据东京电子披露，薄膜沉积设备占 FLASH 芯片产线资本开支比例从 2D 时代的 18%增长至3D 时代的26%。随着3DNAND FLASH 芯片的内部层数不断增高，对于薄膜沉积设备的需求提升的趋势亦将延续。

3.2.2 市场格局：薄膜沉积设备市场规模持续增长，国际巨头占据主要市场份额

在高端半导体设备中，薄膜沉积设备、光刻设备、刻蚀设备共同构成芯片制造三大核心设备，决定了芯片制造工艺的先进程度。薄膜沉积设备所沉积的薄膜是芯片结构内的功能材料层，在芯片制造过程中需求量巨大，且直接影响芯片的性能。由于不同芯片结构所需要的薄膜材料种类不同、沉积工序不同、性能指标不同，相应产生了巨大的薄膜沉积设备市场。根据拓荆科技2023年年报披露，2023 年晶圆制造设备销售额约占总体半导体设备销售额的90%，达到约960亿美元。而薄膜沉积设备市场规模约占晶圆制造设备市场的 22%，由此推算，2023年全球薄膜沉积设备市场规模约为 211 亿美元。

市场由国际巨头垄断，ALD 占比有望提升。从全球市场份额来看，薄膜沉积设备行业呈现出高度垄断的竞争局面，行业基本由应用材料（AMAT）、ASMI、泛林半导体（Lam）、东京电子（TEL）等国际巨头垄断。2019 年，ALD 设备龙头东京电子（TEL）和先晶半导体（ASMI）分别占据了 31%和 29%的市场份额，剩下 40%的份额由其他厂商占据；而应用材料（AMAT）则基本垄断了 PVD 市场，占 85%的比重，处于绝对龙头地位；在CVD 市场中，应用材料（AMAT）全球占比约为 30%，连同泛林半导体（Lam）的 21%和 TEL 的19%，三大厂商占据全球70%的市场份额。从半导体薄膜沉积设备的细分市场上来看，根据Gartner 统计，2019年全球半导体薄膜沉积设备中 PECVD、PVD、ALD 设备的市场规模占比分别为33%、23%和11%；2020年全球半导体薄膜沉积设备中 PECVD、PVD、ALD 设备的市场规模占比分别为34%、21%和12.8%。

3.2.3 公司产品：全面布局 PVD/CVD/ALD 等产品技术，提供前沿产品与创新解决方案

薄膜沉积设备约占集成电路装备总资本开支的 21%，是半导体制造工艺中的关键环节。薄膜沉积设备主要用于在基底材料上生长、沉积或涂布极薄的膜层，这些膜层在芯片中扮演重要的角色，2023 年公司薄膜沉积设备收入超 60 亿元。

（1）物理气相沉积（PVD）：主要用于金属薄膜制备。北方华创作为中国PVD工艺装备技术的先行者，早在 2008 年就开始了 PVD 装备的研发工作。经过十余年的技术沉淀与创新突破，北方华创先后突破了磁控溅射源设计、等离子体产生及控制、腔室设计与仿真模拟、颗粒控制、软件控制等多项核心技术，实现了对逻辑芯片和存储芯片金属化制程的全覆盖。截至2023年底，集成电路领域铜（Cu）互连、铝垫层（Al Pad）、金属硬掩膜（Metal HardMask）、金属栅（Metal Gate）、硅化物（Silicide）等工艺设备在客户端实现稳定量产，成为多家客户的基线设备，并广泛应用在逻辑、存储等主流产线，同时也成功实现功率半导体、三维集成和先进封装、新型显示、化合物半导体等多个领域的量产应用。截至 2023 年底，公司已推出40余款PVD设备，累计出货超 3,500 腔。

（2）化学气相沉积（CVD）主要用于介质薄膜和金属薄膜的制备。北方华创基于十余年沉积工艺技术的丰富经验，布局拓展了 DCVD 和 MCVD 两大系列产品。针对介质和金属化学气相沉积关键技术需求，攻克了进气系统均匀性控制、压力精确平衡、双频驱动的容性等离子体控制、多站位射频功率均分控制等多项技术难题，实现金属硅化物、金属栅极、钨塞沉积、高介电常数原子层沉积等工艺设备的全方位覆盖，关键技术指标均达到业界领先水平，赢得客户高度评价。截至 2023 年底，北方华创已实现 30 余款 CVD 产品量产应用，为超过50 家客户提供技术支持，累计出货超 1000 腔。

（3）外延（EPI）设备：经过十余年的技术沉淀与创新突破，北方华创已形成具有核心技术优势、品类齐全、应用广泛的外延系列化产品，具备单晶硅、多晶硅、碳化硅（SiC）、氮化镓（GaN）等多种材料外延生长技术能力，覆盖集成电路、功率半导体、化合物半导体等领域应用需求。截至 2023 年底，北方华创已发布 20 余款量产型外延设备，累计出货超1,000腔。

3.3 清洗：用于制造/封测各个环节，可提供多类型湿法清洗设备

3.3.1 设备概况：贯穿半导体产业链，各环节后续工艺良率提升保证

清洗是贯穿半导体产业链的重要工艺环节，用于去除半导体硅片制造、晶圆制造和封装测试每个步骤中可能存在的杂质，避免杂质影响芯片良率和芯片产品性能。目前，随着芯片制造工艺先进程度的持续提升，对晶圆表面污染物的控制要求不断提高，每一步光刻、刻蚀、沉积等重复性工序后，都需要一步清洗工序。在半导体硅片的制造过程中，需要清洗抛光后的硅片，保证其表面平整度和性能，从而提高在后续工艺中的良品率；而在晶圆制造工艺中要在光刻、刻蚀、沉积等关键工序前后进行清洗，去除晶圆沾染的化学杂质，减小缺陷率；而在封装阶段，需根据封装工艺进行 TSV 清洗、UBM/RDL 清洗等。上述清洗工序的技术要求是影响芯片成品率、品质及可靠性最重要的因素之一。在半导体硅片的制造过程中，需要清洗抛光后的硅片，保证其表面平整度和性能，从而提高在后续工艺中的良品率；而在晶圆制造工艺中要在光刻、刻蚀、沉积等关键工序前后进行清洗，去除晶圆沾染的化学杂质，减小缺陷率；而在封装阶段，需根据封装工艺进行 TSV 清洗、UBM/RDL 清洗等。上述清洗工序的技术要求是影响芯片成品率、品质及可靠性最重要的因素之一。

根据清洗介质的不同，目前半导体清洗技术主要分为湿法清洗和干法清洗两种工艺路线。湿法清洗是针对不同的工艺需求，采用特定的化学药液和去离子水，对晶圆表面进行无损伤清洗，以去除晶圆制造过程中的颗粒、自然氧化层、有机物、金属污染、牺牲层、抛光残留物等物质，可同时采用超声波、加热、真空等辅助技术手段；干法清洗是指不使用化学溶剂的清洗技术，主要包括等离子清洗、超临界气相清洗、束流清洗等技术。干法清洗主要是采用气态的氢氟酸刻蚀不规则分布的有结构的晶圆二氧化硅层，虽然具有对不同薄膜有高选择比的优点，但可清洗污染物比较单一，目前在 28nm 及以下技术节点的逻辑产品和存储产品有应用。晶圆制造产线上通常以湿法清洗为主，少量特定步骤采用湿法和干法清洗相结合的方式互补所短，构建清洗方案。未来清洗设备的湿法工艺与干法工艺仍将并存发展，均在各自领域内向技术节点更先进、功能多样化、体积小、效率高、能耗低等方向发展，在短期内湿法工艺和干法工艺无相互替代的趋势。目前湿法清洗是主流的清洗技术路线，占芯片制造清洗步骤数量的90%以上。

3.3.2 公司产品：提供多类型湿法清洗设备，累计出货超1,200台

清洗一般采用化学和物理作用力相结合的方法实现，在清洗时既要有很好的腐蚀选择性，高效的去除超微细颗粒物及各种残留物的能力，又不能对晶片表面的精细图形结构造成损伤。湿法工艺主要用于去除芯片制造中上一道工序所遗留的超微细颗粒污染物、金属残留、有机物残留物，去除光阻掩膜或残留，也可根据需要进行硅氧化膜、氮化硅或金属等薄膜材料的湿法腐蚀，为下一步工序准备好良好的表面条件。湿法腐蚀速率，腐蚀均匀性，晶圆正、反面交叉污染的控制，清洗效率等都是至关重要的工艺要素。在清洗设备领域，北方华创经过多年的技术积累，先后突破了多项关键模块设计技术和清洗工艺技术，包括伯努利卡盘和双面工艺卡盘、高效率药液回收系统、热 SPM 工艺、热磷酸工艺、低压干燥工艺等，实现了槽式工艺全覆盖，同时高端单片工艺实现突破，公司在集成电路领域的工艺设备均已在客户端实现量产。截至2023年底，公司清洗设备累计出货超 1,200 台。

3.4 热处理设备：中国热处理28 年规模有望超200亿元，公司立式炉逻辑/存储全覆盖

热处理过程是指将晶圆放置在充满特定气体的环境中对其施加热能的过程，包括氧化/扩散/退火等。热处理设备主要应用于氧化、扩散、退火以及合金四类工艺。（1）氧化是将硅片放置于氧气或水汽等氧化剂的氛围中进行高温热处理，在硅片表面发生化学反应形成氧化膜的过程，是集成电路工艺中应用较广泛的基础工艺之一。氧化膜的用途广泛，可作为离子注入的阻挡层及注入穿透层（损伤缓冲层）、表面钝化、绝缘栅材料以及器件保护层、隔离层、器件结构的介质层等。（2）扩散是在高温条件下，利用热扩散原理将杂质元素按工艺要求掺入硅衬底中，使其具有特定的浓度分布，达到改变材料的电学特性，形成半导体器件结构的目的。在硅集成电路工艺中，扩散工艺用于制作 PN 结或构成集成电路中的电阻、电容、互连布线、二极管和晶体管等器件。（3）退火也叫热退火，集成电路工艺中所有在氮气等不活泼气体中进行热处理的过程都可称为退火，其作用主要是消除晶格缺陷和消除硅结构的晶格损伤。（4）为了使硅片表面形成良好的基础，以及稳定 Cu 配线的结晶结构并去除杂质，从而提高配线的可靠性，通常需要把硅片放置在惰性气体如氩气的环境中进行低温热处理，这个过程被称为合金（Alloy）。

按照设备形态划分，热处理设备可以分为立式炉、卧式炉以及快速热处理炉（RTP）。（1）立式炉：主要控制系统分为五部分：炉管、硅片传输系统、气体分配系统、尾气系统、控制系统。炉管是对硅片加热的场所，由垂直的石英钟罩、多区加热电阻丝和加热管套组成。硅片传输系统的主要功能是在炉管中装卸硅片，硅片装卸由自动机械完成，自动机械在片架台、炉台、装片台、冷却台之间运动。气体分配系统将正确的气流传送到炉管，维持炉内的气氛。尾气系统位于炉管一端的通孔，用来彻底清除气体及其副产物。控制系统（微控制器）控制着炉子的所有操作，包括工艺时间和温度控制、工艺步骤的顺序、气体种类、气流速率、升降温的速率、装卸硅片等，每个微控制器都是一台主计算机的接口。与卧式炉相比，立式炉减少占地面积，并可以更好地控制温度和均匀性。（2）卧式炉：其石英管是水平放置的，用来放置和加热硅片。其主要控制系统和立式炉一样分为 5 个部分。（3）快速热处理炉（RTP）：一种小型的快速加热系统，利用卤素红外灯作为热源，能迅速将硅片温度升到加工温度，减少工艺稳定需要的时间，工艺结束后快速冷却。相比传统立式炉， RTP 的温度控制更先进，主要差别在于其快速升温原件、特殊的硅片装载装置、强迫空气冷却和更好的温度控制器。其中特殊的硅片装载装置加大了硅片之间的空隙，使得硅片间更均匀地加热或冷却。

从市场规模来看，根据 Gartner 统计 2022 年全球热处理设备市场规模约为30亿美元；从市场结构来看，全球热处理设备市场主要分为三种设备，其中快速热处理设备14.1亿美元，占比 47%，氧化/扩散炉 10.8 亿美元，占比 36%。从竞争格局来看，全球热处理设备市场由应用材料、东京电子和日立国际电气垄断，占有率分别为 46%、21%、15%，国产厂商有所突破，屹唐股份份额约 5%，北方华创份额 0.2%。根据 Gartner 预测，2023 年全球热处理设备市场规模大约增长 5%，约为 31.5 亿美元。根据北京半导体行业协会引用集微咨询数据，目前中国热处理设备约占全球热处理设备市场的 35%，由于目前全球统计热处理设备并没有将激光热处理设备纳入统计范围，因此根据集微咨询测算，2023 年中国半导体热处理设备市场规模约为90亿元，未来半导体热处理市场将保持较好的上升空间预计到 2028 年，中国半导体热处理将超过200亿元。

在立式炉领域，北方华创突破并掌握了气流场/温度场控制、反应源精密输送、硅片表面热场设计等关键技术，实现了立式炉系列设备在逻辑和存储工艺制程应用的全面覆盖。截至2023年底，公司立式炉累计出货超 700 台。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）