2022年薄膜沉积设备行业发展现状及细分品类分析 沉积设备注重工艺稳定性以保证膜质性能

一、薄膜沉积是芯片制造的关键工艺，薄膜种类多与工艺复杂性构筑高壁垒

1、芯片是由数层薄膜堆叠而成，薄膜沉积是芯片前道制造中的“加法工艺”

芯片是由一系列有源和无源电路元件堆叠而成的 3D 结构，薄膜沉积是芯片前道制造的核心工艺之一。从芯片截取 横截面来看，芯片是由一层层纳米级元件堆叠而成，所有有源电路元件（例如晶体管、存储单元等）集中在芯片底 部，另外的部分由上层的铝/铜互连形成的金属层及各层金属之间的绝缘介质层组成。芯片前道制造工艺包括氧化扩 散、薄膜沉积、涂胶显影、光刻、离子注入、刻蚀、清洗、检测等，薄膜沉积是其中的核心工艺之一，作用是在晶 圆表面通过物理/化学方法交替堆叠 SiO2、SiN 等绝缘介质薄膜和 Al、Cu 等金属导电膜等，在这些薄膜上可以进行 掩膜版图形转移（光刻）、刻蚀等工艺，最终形成各层电路结构。由于制造工艺中需要薄膜沉积技术在晶圆上重复 堆叠薄膜，因此薄膜沉积技术可视为前道制造中的“加法工艺”。

薄膜沉积是决定薄膜性能的关键，相关工艺和设备壁垒很高。芯片制造的关键在于将电路图形转移到薄膜上这一过 程，薄膜的性能除了与沉积材料有关，最主要受到薄膜沉积工艺的影响。薄膜沉积工艺/设备壁垒很高，主要来自： 第一，芯片由不同模块工艺集成，薄膜沉积是大多数模块工艺的关键步骤，薄膜本身在不同模块/器件中的性能要求 繁多且差异化明显；第二，薄膜沉积工艺需要满足不同薄膜性能要求，新材料出现或器件结构的改变要求不断研发 新的工艺或设备；第三，更严格的热预算要求更低温的生长工艺，薄膜性能不断提升要求设备具备更好集成度，另 外，沉积过程还要考虑沉积速率、环境污染等指标。下面几节，我们从薄膜种类与应用、芯片制造模块工艺、性能 指标等角度来阐释薄膜沉积行业的高壁垒。

2、薄膜主要分为半导体、介质、金属三大类，薄膜种类针对不同场景有不同侧重

常见的薄膜主要分为半导体、介质、金属/金属化合物薄膜三大类，特点在于沉积材料与不同场景下应用的复杂多样， 并且材料的进步伴随制程等的演变，推动薄膜沉积工艺/设备不断研发。

1）半导体薄膜：应用范围有限，主要用于制备源/漏极的沟道区、单晶外延层和 MOS 栅极等。分为单晶硅、多晶硅、 非晶硅等，其中多晶硅（Poly-Si）主要用于 MOS 的栅极等，单晶硅一般采用外延法制备，在单晶表面生长出完全 排列有序的单晶体层，非晶硅/锗硅（α-Si/SiGe）主要用于光伏领域和填充半导体前段工艺源/漏的沟道区。

2）介质薄膜：应用范围最广泛，主要用于前段的浅槽隔离、栅氧化层、侧墙、阻挡层、金属层前介质层，后段的金 属层间介质层、刻蚀停止层、阻挡层、抗反射层、钝化层等，也可以用于硬掩膜。介质薄膜是一类具备绝缘性质的薄膜，主要用来掩蔽芯片任何器件/金属间杂质相互扩散，因此应用范围最为广泛。介质薄膜沉积主要需要考虑薄膜 厚度、台阶覆盖率、致密性等。最常见的介质薄膜包括氧化硅、氮化硅、低/高介电常数材料等。

①掺杂的/不掺杂的 SiO2：应用最广泛的介质薄膜，最主要用于浅槽隔离（Shallow Trench Isolation，STI）、多 晶硅栅的栅氧化层与侧墙、层间介质层、阻挡层、硬掩膜等。由于 Si 元素丰富且 SiO2 拥有高熔点，允许更宽的工 作温度范围，因此 SiO2应用最广泛。沉积过程中，SiO2要求足够薄，防止应力作用产生裂纹，同时要满足一定台阶 覆盖率要求，尤其是在电极引线和元件互连时的覆盖率。SiO2 可以通入硅烷与氧气制备，也可以通入 TEOS （Si(OC2H5)4，四乙氧基硅烷）与氧气/臭氧制备，TEOS-SiO2 的薄膜性能更好；而在 SiO2 中掺入杂质可以形成例如 对特定离子更好的隔离效果、使薄膜具备更好的填孔能力等特性，常见的如在 SiO2 中掺入磷杂质形成磷硅玻璃 （Phospho-silicate Glass，PSG）或者同时掺入磷杂质和硼杂质形成硼磷硅玻璃（Boro-phospho-silicate Glass， BPSG），一般用于金属前介质层（Pre-metal dielectric，PMD）；也可以掺入 N 元素形成氮氧化物，可用于栅氧化 层、硬掩膜、抗反射涂层等；

②SiN/Si3N4：绝缘性能好，用于钝化层、刻蚀停止层、硬掩膜、侧墙等工艺。Si3N4 的特点是相较 SiO2 的结构更 致密、化学稳定性高，因此更适合用于钝化层和刻蚀停止层等用于掩蔽离子扩散，制备难点在于颗粒的控制；但 Si3N4 的介电常数很高，一般不作为层间介质（intern-metal dielectric，ILD），否则会导致导体之间产生大的电容；

③低介电常数（k）介质：在后段 PMD 中用来替代传统 SiO2。后段金属层级金属层间介质中，电路导线电阻用 R 表示，寄生电容用 C 表示，由于 R 与导体的横截面积呈反比，C 与电容极板的距离呈反比，因此随着制程微缩，布 线之间的距离减小，电容与电阻均变大，产生 RC 信号延迟造成信号失真，影响芯片工作速度。因此需要降低 R 与 C，R=ρL/S，ρ是电阻率，L 是导线长度，S 是横截面积，由于增大导体横截面积不利于制程微缩，因此降低 R 的 办法是选取电阻率更低的导体，比如用 Cu 替换 Al，而在 Cu 布线之后，很难选择其他导体替代 Cu 来继续降低电阻； C=kA/d，A 是横截面积，d 是电介质膜层厚度，降低横截面积会导致电阻 R 增加，增加电介质膜层厚度会导致间隙 填充更加困难，因此降低 C 的办法通常是降低 k 值，采用低 k 材料（例如掺杂氟元素等形成的有机材料）替代 SiO2， 低 k 介质的工艺壁垒在于保证薄膜较薄同时实现足够的机械强度、高均匀性等；

④高 k 介质（HFO2、HfSiOx、HfSiON 等）：用于在栅极氧化层中替代多晶硅栅中的 SiO2。晶体管尺寸不断减小， 需要维持足够栅电容来保证栅控能力，因此要求栅氧化层厚度继续减薄，然而在栅氧化层物理厚度减薄到低于 1.5nm 时，器件漏电流大幅增加，因此需要用高介电常数 k 的介质替代 SiO2来维持栅极保持高电容，这样可以在等 效栅氧厚度（Equvalent Oxide Thickness，EOT）持续缩小的前提下，使栅介质的物理厚度相对较大，来减少栅介 质漏电流；

3）金属及金属化合物薄膜：金属薄膜主要用于金属栅极、金属层、焊盘，金属化合物薄膜主要用于阻挡层、硬掩膜 等。金属薄膜包括 Al、Cu 等，具备良好导电性，用于制作电极、导线、超导器件等，关键在于保证沉积速率同时沉 积的金属薄膜满足较好的导电性；金属化合物薄膜包括 TaN、TiN 等。

①Al/Cu 导线：用于金属籽晶层与金属导线，Al 也可以作为金属栅极。0.13um 以上的制程普遍使用 Al 作为导线， 但在 0.13um 以下制程，由于 Cu 电导率更高，为了减小 RC 延迟，用 Cu 替代 Al 作为导线，既可以保证较高的电导 率，同时还能通过减薄厚度降低电容；

②钨（W）：主要用于接触孔和通孔，也可以用于金属栅极。接触孔（Contact）用于将前段工艺制备的晶体管和后 段工艺的第一层金属层连接，通孔（Via）用于将相邻金属层之间的连接，由于 PVD 制备的 Al 和 Cu 台阶覆盖率较 低，而采用 CVD 方法沉积的 W 台阶覆盖率高，具有填充高深宽比通孔的能力，但是 W 的电阻率较高，因此 W 不 能用于金属互连层，专门用来填充接触孔和通孔；

③TiN/TaN/Ta/Ti 等金属化合物：主要用于阻挡层和金属栅极。在前段接触孔和后段通孔外部需要沉积一层阻挡层， 用于阻挡 W 的扩散，在后段 Al/Cu 金属层外侧也需要制备一层阻挡层来阻止 Al/Cu 向介质层扩散；

④WSi2、TiSi2、CoSi2、NiSi 等金属硅化物：主要用于在栅/源/漏极上层的硅化物层。在前段工艺源极、栅极、漏 极上面沉积一层金属硅化物，可以降低各电极的电阻，也可以降低栅极对金属层的电阻。

3、逻辑/存储芯片由多重模块堆叠，模块复杂性构筑薄膜沉积工艺技术高壁垒

芯片工艺分为前道制造和后道封装两个部分，其中前道制造工艺又分为前、中、后三段工艺，前段和后段工艺分别 形成晶体管等器件和金属布线，中段工艺用于将二者连接。

1）前段工艺（Front end of line，FEOL）：形成芯片底层晶体管等有源 MOS 器件的过程，主要包括浅槽隔离、 源漏极、栅极、侧墙等。在其中，薄膜沉积的主要壁垒在于实现浅槽隔离中薄膜的填充和栅氧化层的厚度减薄等。

①浅槽隔离（STI）：使用薄膜主要为 SiO2，薄膜沉积的壁垒在于填充过程中不会在沟道内部残留孔隙。STI 目的 是在 Si 衬底上划分出制备晶体管的区域，保证不同晶体管工作过程中不会相互干扰。STI 的角度和深度不同对器件 特性造成很大影响，同时随着制程进步，要求沟槽深宽比逐渐增大，因此要求刻蚀能够精准控制沟道深度，也需要 保证沉积之后被填充的沟道内部不会残留孔隙而影响隔离效果。另外，由于沟槽区域尺寸差异较大，对 CMP 工艺也 有所挑战；

②源漏沟道工艺：使用非晶硅/锗硅填充沟道区，使用 TEOS-SiO2 和 Si3N4 等形成侧墙。沟道工艺是 IC 的核心工艺 之一，确定了晶体管的基本性质，主要工艺是在离子注入形成源极/漏极；在 1980s，为了改善短沟道效应（沟道缩 小引起的载流子速度饱和，器件性能减弱）而引入侧墙，需要在栅极侧面形成并靠近源漏，防止源漏区的离子对栅 极造成污染，关键在于对侧墙厚度精确控制，同时要求侧墙保持较好的隔离效果；对于 40nm 以下的工艺，通过外 延法制备α-Si/SiGe 可以对沟道区施加应力，可以提高 MOSFET 的开关速度；

③栅极工艺：集成电路工艺中最关键的步骤，直接影响 IC 性能，主要用多晶硅/金属作为栅极，用 SiO2、SiON、高 k 介质（HFO2、HfSiOx、HfSiON 等）作为栅氧化层，其中薄膜沉积的壁垒在于保证栅氧化层尽可能薄。栅极制作 中需要用到最先进的光刻、刻蚀与薄膜沉积工艺及设备，一般在 45nm 以上制程中，使用氧化方法制备 SiO2 作为栅 氧化层，在栅氧化层上通过 CVD 方法沉积多晶硅并经过刻蚀形成多晶硅栅；制程进步要求栅氧化层不断减薄来维持栅电容，但在 45nm 以下制程之后，栅氧化层厚度低于 1.5nm，器件漏电流大幅增加，不得不选用介电常数更高的 高 k 介质替代传统 SiO2作为栅氧化层，相当于在维持同样栅电容同时增加了等效栅氧化层厚度，同时，由于金属/金 属化合物可以降低电阻率等，避免多晶硅栅的耗尽效应，在 45nm 制程之后逐渐替代多晶硅作为栅极；

④硅化物层：使用 WSi2、TiSi2、CoSi2、NiSi 等。在源漏沟道区或者多晶硅栅极上沉积一层硅化物层，可以降低接 触电阻，最早发展起来的是 WSi2，后来在 0.25um 以上 IC 中主要使用 TiSi2，在 0.25um-65/45nm 制程中使用 CoSi2 替代 TiSi2，在 65/45-14nm 和 14nm 以下制程中分别用 NiSi 和低温 Ti-Si 作为硅化物层；

2）中段工艺：包括金属前电介质层（PMD）、阻挡层、接触孔等。中段工艺主要作用是连接前段器件与后段第一 层金属，主要壁垒在于对接触孔钨栓塞的刻蚀和沉积。

①PMD：使用 TEOS-SiO2、PSG/BPSG 等填充。用 CVD 方法沉积一层 PMD，防止前后段工艺间杂质相互扩散；

②阻挡层和接触孔：使用 Ti/TiN 等作为阻挡层，使用钨填充接触孔。先刻蚀出接触孔的形状，为了防止刻蚀过程中 对接触孔底层材料的损伤，需要在介质层中加入 Ti/TiN 等作为阻挡层；最后生长钨填充接触孔，钨栓塞的形成是实 现前段后段导通的最关键步骤，形成质量较差会导致互连电阻增大，影响器件性能，所以关键是刻蚀的高选择比 （保证刻蚀完而不损伤下层材料）和薄膜沉积的上下均匀性，防止由于上层沉积速率比下层快而形成孔洞。

3）后段工艺（Back end of line，BEOL）：主要壁垒在于保证层间介质、钝化层等薄膜的致密性、均匀性等。后 段工艺指形成能将电信号传输到芯片各个器件的互联线，包括金属间介质层沉积、金属线条形成、引出焊盘等工艺， 按照功能不同，分类如下：

①金属间介质层（IMD）/阻挡层/钝化层等：一般用 SiO2 及低 k 介质制作 IMD，使用 Ti/TiN/TaN/Ta 等作为阻挡层， 使用 Si3N4 等作为阻挡层，要求沉积的薄膜致密性好，隔离能力强。IMD/阻挡层薄膜主要防止不同金属层或者导线 与介质层之间杂质的相互扩散，钝化层用来防止最后一层金属在封测过程中受到污染，因此要求薄膜的致密性好， 隔离和绝缘能力强，其中阻挡层还要求厚度很薄（8nm）并且与铜和介质材料的粘附性都很好；

②金属籽晶层与金属层：使用 W/Al/Cu 作为籽晶层，Al/Cu 作为金属布线，要求沉积的导线电阻率低、导电能力强。 在创建金属互连层过程中，沉积扩散阻挡层是第一步，用于防止层间介质层的金属污染；电镀方法沉积的金属较 PVD 法具有更低的电阻率和更好的填充特性，因此一般用电镀沉积后段金属层，但是电镀不能在高电阻的阻挡层上 面成核，需要先使用 PVD 方法在阻挡层上沉积的一层 W/Cu，用作电镀 Cu 等金属前的种子层；最后采用电镀方法 在籽晶层上面填充 Al/Cu 等金属核，起到金属互连的作用；

③硬掩膜（Hardmask）：使用 SiO2、Si3N4、TiN、非晶碳（ACHM）等，主要用于多重曝光工艺等。在制程进 步到 90nm 以下时，光刻尺寸越来越小，需要在晶圆表面形成硬掩膜层配合光刻胶形成掩膜图形，之后通过刻蚀将 其去除。传统的硬掩膜层为 SiO2、Si3N4 等，硬度比较有限，逐渐被金属硬掩膜例如 TiN、掺杂碳的非晶硅（ACHM）等替代；

④焊盘（pad）：主要使用 Al/Cu/合金，要求沉积的薄膜硬度足够高。焊盘位于钝化层的上方，用于将芯片中最后 一层金属层和 PCB 板键合起来。焊盘一般为 Al/Cu/合金衬垫（pad），需要承受住检测或者键合带来的机械压力。

在 3D NAND 中，底层采用氧化物-氮化物重复堆叠形成 ON Stack，薄膜壁垒较高，要求厚度和组分均匀，沟道-介 质界面缺陷密度低。在 20nm 工艺节点之后，传统的平面浮栅 NAND 因受到邻近浮栅-浮栅的耦合电容干扰而达到微 缩的极限，为了实现更高的存储容量，NAND 工艺开始向三维堆叠方向发展。在 3D NAND FEOL 工艺中，在完成 CMOS 的源漏极之后，开始重复沉淀多层氧化硅/氮化硅形成 ON 叠层（ON Stack），接下来进行光刻和沟道超深孔 刻蚀（深宽比至少大于 30:1），沉淀高质量的多晶硅薄膜和沟道深孔填充并形成栅衬垫阵列（Gate Pad），然后进 行一系列的光刻、刻蚀、离子注入、沉积栅介质层、沉积栅极等工艺，最后进行 BEOL 工艺。

在 DRAM 中，槽式/堆叠存储单元（Cell capacitor）向高深宽比发展，提高沉积难度。当前 DRAM 每个存储单元 为 1T1C（1 Transistor+1 Capacitor）结构，即由 1 个晶体管和 1 个电容构成，按照电容在晶体管之前和之后形成 （即电容分别位于晶体管的下方和上方）可分为堆叠式电容（Stacked Capacitor）和沟槽式电容（Trench Capacitor）。1）沟槽式 DRAM：先在基板上刻蚀出沟槽，然后在沟槽中沉积出介电层以形成电容器，然后在电容 器上方制造出栅极，构成完整的 DRAM cell。由于沟槽式 DRAM 不会影响 CMOS 晶体管特性，因此适合将 DRAM 和逻辑电路集成在一起，形成 eDRAM。在沉积工艺时，由于沟槽的开口越来越细，要在沟槽里面沉积足够的介电材 料，形成容值足够高的电容也更难；2）堆叠式 DRAM：存储单元在前段工艺（FEOL）之后形成，主要用于制造独 立式的高密度 DRAM。电容结构逐渐从圆柱形变为柱形，需要对高深宽比进行构图，同样提高了沉积难度。（报告来源：未来智库）

4、沉积设备注重工艺稳定性以保证膜质性能，未来向低温、更高集成度方向发展

评价薄膜性能指标包括均匀度、厚度、台阶覆盖率、成膜速率等，同时还要考虑反射率、颗粒情况等。

1）良好的台阶覆盖能力。台阶覆盖能力指在硅片表面各个方向上厚度一致，实际工艺中，容易在尖角处以及沿着垂 直侧壁到底部的方向出现厚度不均的情况，造成台阶底部断裂；

2）填充高深宽比间隙的能力。深宽比被定义为间隙的深度和宽度的比值，典型的高深宽比是金属层之间介质中的通 孔，难于形成厚度均匀的膜，并且容易产生夹断和空洞，降低芯片可靠性和良率；

3）良好的厚度均匀性。要求硅片表面各处薄膜厚度一致，材料的电阻会随薄膜厚度的变化而变化，但是膜层越薄， 膜本身机械强度降低等；

4）高纯度和高密度。需要避免沾污物和颗粒，要求洁净的薄膜沉积过程和高纯度的材料；膜密度表示膜层中针孔和 空洞的密度，反映薄膜致密性；

5）高度的结构完整性和低的膜应力。沉积中要控制晶粒的尺寸，同时确保沉积的薄膜较薄，防止薄膜间的应力导致 硅片衬底变形、开裂、分层等；

6）对衬底材料或者下层薄膜保持良好的粘附性。粘附性为了避免薄膜分层和开裂，防止因开裂导致杂质的进入。粘 附性主要由表面洁净程度、薄膜及合金的材料等决定。

设备更多考虑工艺稳定性，未来发展趋势是低温反应、高集成度等。①工艺稳定性：评价薄膜性能除了均匀度、厚 度、台阶覆盖率、成膜速率等之外，还要考虑反射率、颗粒情况等。薄膜沉积设备首先要关注工艺稳定性，要保证 设备在同一高水准下生产，同时设备开机率保持高位，例如 AMAT 等海外巨头的 CVD 设备开机率高达 90%以上 （即工作寿命内一年仅有 10%的时间停机检修），同时在各个腔体间的匹配度保持一致；对于国内设备厂商来说， 由于国内产线大多仍使用海外设备，因此国内设备厂在还要考虑各个维度上和国际设备厂商设备进行匹配，才能达 到量产的标准；②未来薄膜设备趋向于低温反应与更高集成度：薄膜越来越严格的热预算限制要求更低温的薄膜生 长工艺；同时，为了更好控制不同薄膜的生长，设备平台的系统集成度会更高，例如金属互连层的制备需要将不同 的工艺腔室集成在一个平台上，对设备平台自动化控制等提出更高要求，例如通过多反应腔室沉积不同材料，通过 冷却腔冷却加工后的硅片，实现不同薄膜的连续沉积；三维器件结构要求薄膜具备更好的台阶覆盖率、更强的沟槽 填充能力和更精确的膜厚度控制等。

二、物理与化学沉积设备相互补充，薄膜沉积设备细分品类不断迭代

薄膜的制备需要不同技术原理，因此导致薄膜沉积设备也需要不同技术原理，物理/化学等不同沉积方法相互补充。 薄膜沉积工艺主要分为物理和化学方法两类，1）物理方法：指利用热蒸发或受到粒子轰击时物质表面原子的溅射等 物理过程，实现物质原子从源物质到衬底材料表面的物质转移。物理方法包括物理气相沉积（Physical Vapor Deposition，PVD）、旋涂、电镀（
Electrondeposition/Electroplating，ECD/ECP）等，其中 PVD 又分为真空蒸镀、 溅射两大方法；2）化学方法：把含有构成薄膜元素的气态反应剂或液态反应剂的蒸汽，以合理的气流引入工艺腔室， 在衬底表面发生化学反应并在衬底表面上沉积薄膜。化学方法包括化学气相沉积（Chemical Vapor Deposition， CVD）和外延（Epitaxy，EPI）等，CVD 按照反应条件（压强、温度、反应源等）不同又可分为常压 CVD （APCVD）、低压 CVD（LPCVD）、等离子增强 CVD（PECVD）、次常压 CVD（SACVD）、高密度等离子体 CVD（HDP-CVD）、流体 CVD（FCVD）、原子层沉积（ALD）、外延等。物理和化学方法相互补充，物理方法 主要用于沉积金属导线及金属化合物薄膜等，而一般的物理方法无法实现绝缘材料的转移，需要化学方法通过不同 气体间的反应来沉积，另外部分化学方法也可以用来沉积金属薄膜。

1、物理气相沉积设备：主要沉积金属等薄膜，用于籽晶层、阻挡层、硬掩膜、焊盘等

PVD 主要用来沉积金属及金属化合物薄膜，最主要用于金属互连籽晶层、阻挡层、硬掩膜、焊盘等。普通真空蒸镀 和直流溅射方法只能沉积金属或导电薄膜，而不适用制备绝缘体薄膜，原因在于当正离子轰击绝缘体靶材表面时， 会把动能传递给靶面，但正离子本身却留在了靶材表面聚集，这些正离子产生的电荷产生的电场会对射向靶材表面 的离子产生排斥，从而迫使溅射过程停止。一些高频溅射，例如射频溅射，也可以实现溅射绝缘材料。评价 PVD 工 艺的主要参数包括尘埃数量，以及形成薄膜的电阻值、均匀性、反射率、厚度和应力等。

1）真空蒸镀（Vacuum Evaporator）工艺

真空蒸镀是最早用于金属薄膜制造的主流工艺，技术应用距今超 100 年历史，一般用于中小规模半导体集成电路。 真空蒸镀原理是对金属材料进行加热使之沸腾后蒸发并沉积到硅片表面。该方法优点在于工艺简单、操作容易，所 以制备的薄膜纯度较高，生长机理简单，但是形成的薄膜台阶覆盖率和粘附能力都较差，所以热蒸发法只限于早期 的中小规模集成电路制造。

2）溅射工艺

①直流溅射 DCPVD：靶材只能是导体，主要用于沉积金属栅。DCPVD 是利用电场加速带电离子，使离子和靶材表 面原子碰撞，将后者溅射出来射向衬底，从而实现薄膜的沉积。使用 DCPVD 溅射绝缘材料时会导致正电荷在靶材 表面积累，靶材的负电性减弱直至消失，导致溅射终止，因此不适用绝缘材料沉积，解决该问题的办法是使用 RFPVD 或者 CVD；另外，DCPVD 启辉电压高，电子对衬底的轰击强，解决该问题的办法是使用磁控溅射 PVD。

②射频溅射 RFPVD：适合各种金属和非金属材料。RFCVD 采用射频电源作为激励源，轰击出的靶材原子动能较 DCPVD 更小，因此既可以沉积金属也可以沉积非金属材料，但由于台阶覆盖率能力不如 CVD，一般多用 CVD 沉积 绝缘材料；RFPVD 在改变薄膜特性和控制粒子沉积对衬底损伤方面有独特优势，因此可以用来配合直流磁控 PVD 使用，来降低 DCPVD 对圆片上的器件的损伤。

③磁控溅射 PVD：在当前金属薄膜 PVD 中处于主导地位，是对平面型 DCPVD 的改进。磁控溅射是一种在靶材背 面添加磁体的 PVD 方式，利用溅射源在腔室内形成交互的电磁场，延长电子的运动路径进而提高等离子体的浓度， 最终实现更多的沉积。磁控 PVD 等离子体浓度更高，可以实现极佳的沉积效率、大尺寸范围的沉积厚度控制、精确 的成分控制等，在当前金属薄膜 PVD 中处于主导地位。

离子化 PVD（Ionized-PVD）：为满足高深宽比通孔和狭窄沟道的填充能力，而对磁控 DCPVD 做出的改进。传统 PVD 无法控制粒子的沉积方向，在孔隙深宽比增加时，底部的覆盖率较低，同时顶部拐角处形成最薄弱的覆盖。离 子化 PVD 为解决这一问题而出现，是对磁控溅射 DCPVD 的改进，可以控制金属离子的方向和能量，以获得稳定的 定向金属离子流，从而提高对高深宽比通孔和狭窄沟道的台阶底部的覆盖能力。（报告来源：未来智库）

3）电镀（
Electrodepositon/electroplating，ECD/ECP）

电镀是另外一种物理方法，作用是将一层金属的薄层镀到另一层金属上，主要用于后段工艺中对 Cu 等金属导线和 通孔的填充。电镀此前用于工业镀膜，在铜互连出现后才用于半导体制作，电镀采用湿法化学品将靶材上的铜离子 转移到硅片表面，在 M-CVD/PVD 法沉积完一层铜籽晶层之后，通过电镀方法在籽晶层上面填充 Cu 等金属。 ECD/ECP 优势在于形成的薄膜具备更低的电阻率和更好的填充特性，但最大的缺陷在于高深宽比的沟槽填充很不理 想，原因在于沟槽不同部位的电流密度不均匀。

2、化学气相沉积设备：主要用于介质/半导体薄膜，广泛用于层间介质层、栅氧化层、 钝化层等工艺

CVD 最常用于沉积绝缘介质薄膜，用于前段的栅氧化层、侧墙、阻挡层、PMD 等领域和后段的 IMD、Barc、阻挡 层、钝化层等领域，另外 CVD 也可以制备金属薄膜（如 W 等）。CVD 指不同分压的多种气相状态反应物在一定温 度和气压下发生化学反应来沉积薄膜。传统 CVD 工艺中，沉积薄膜一般为氧化物、氮化物、碳化物等化合物或多晶 硅，在特定领域的薄膜生长采用的外延技术广义上也算 CVD 的一种。

1）APCVD（Atmospheric Pressure Chemical Vapor Deposition）常压化学气相沉积

APCVD 可用于制备单晶硅、多晶硅、二氧化硅、掺杂的 SiO2（PSG/BPSG）等简单特性薄膜。APCVD 是最早出 现的 CVD 方法，反应压力为大气压，温度大约 400-800℃左右，优势在于反应结构简单、沉积速率快，但缺点在于 台阶覆盖率差，因此一般仅适用于在微米制程中制备简单的氧化硅等薄膜，用于层间介质层和钝化层等，在纳米制 程中逐步被其他工艺替代。

2）LPCVD（Low Pressure Chemical Vapor Deposition）低压化学气相沉积

LPCVD 是用于 90nm 以上的薄膜沉积主流工艺，用于制备 SiO2 和 PSG/BPSG（ILD、STI、侧墙、栅氧化层等）、 氮氧化硅（抗反射层等）、多晶硅、Si3N4（钝化层、刻蚀停止层、硬掩膜等）、多晶硅（栅极）等薄膜。LPCVD 是指在 27~270Pa 的压力下进行的化学气相沉积。气体压力较低，薄膜生长速率能更好控制，相较 APCVD， LPCVD 方法沉积的薄膜台阶覆盖率等性能更好。LPCVD 的缺点在于高温反应，薄膜密度以及填孔能力相对有限。

3）PECVD（Plasma Enhanced Chemical Vapor Deposition）等离子增强化学气相沉积

PECVD 在制程进步到 90-28nm 时成为主流，用于沉积介质绝缘层和半导体材料。不同于 APCVD/LPCVD 使用热 能来激活和维持化学反应，PECVD 特点是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体， 而等离子体的化学活性很强，容易发生反应，进而在衬底上沉积出所需薄膜。

4）ALD（Atomic Layer Deposition）原子层沉积

ALD 采用单原子层逐层生长，既可用于低 k 介质也可用于金属栅极/高 k 金属化合物薄膜沉积。ALD 是通过脉冲波 进行单原子层膜逐层生长，将原子逐层沉积在衬底材料上，区别于传统 CVD 在于，CVD 将不同反应气体同时导入 腔室，ALD 是让不同材料的脉冲波在不同时间到达晶圆表面，两种气体周期性地进行反应。ALD 可分为等离子 ALD（PE-ALD）和热 ALD（Thermal-ALD），区别在于 PE-ALD 使用离子体前驱物，反应不需要加热， 器件损伤小，主要用于沉积低 k 材料等介质；Thermal ALD 需要加热来发生反应，在高温下进行反应，沉积速率较快，薄膜 致密性好，但是高温可能损伤薄膜，主要用于沉积金属栅极/高 k 金属化合物薄膜。

ALD 特性在于台阶覆盖率极高，在 45nm 以下节点每一代制程进步均会扩大 ALD 应用场景。由于 ALD 逐层沉积原 子，因此可以很好控制薄膜的厚度、成分和结构，同时台阶覆盖率和沟槽填充均匀性极佳，特别是在一些对生长温 度及热预算有限制，以及对薄膜质量和台阶覆盖率有较高要求的领域。①45nm 节点：为了减少器件的漏电流及多 晶硅栅电极耗尽效应，传统的 SiO2 栅介质多晶硅栅电极，分别被 ALD 工艺生长的高介质材料及金属栅材料所取代； ②28nm 节点：ALD-W 作为 W-CVD 生长的籽晶层在 W 栓塞工艺中得到应用；③14nm 节点：3D FinFET 和 GAA 结构引入，带来更加缩小的器件尺寸，对薄膜生长的热预算、致密度及台阶覆盖率有很高的要求，ALD 技术有了更 多的应用，例如 ALD-Si3N4 作为器件侧壁隔离层及 ALD-SiO2 作为自对准硬掩膜在双重光刻技术甚至四重光刻技术 的应用；在 DRAM 电容及 3D NAND 的高深宽比结构中，需要 ALD 完成在深沟形成薄膜。

5）沟槽填充类 CVD

沟槽填充类 CVD 主要包括 SACVD、HDP-CVD、FCVD 等，是专门用于沟槽、孔洞处薄膜填充的设备。 130-45nm 制程：使用 HDP-CVD 方法用 PSG 填充金属前介质层、用 SiO2填充 STI 等工艺。HDP-CVD（高密度等 离子 CVD）是 PECVD 的一种特殊形式，同时发生薄膜沉积和溅射，能够实现对沟槽和孔隙自下而上的填充，HDPCVD 沉积的薄膜致密度更高，杂质含量更低；

45-14nm：使用 SACVD（次常压 CVD）方法实现对 STI（浅沟槽隔离）、PMD（金属前介质层）等沟槽的填充或 薄膜的沉积。SACVD 设备在次常压环境下反应，高压环境可以减小气相化学反应材料的分子自由程，通过臭氧在高 温环境下产生高活性的氧自由基，增加分子间的碰撞，实现优越的填孔（Gap Fill）能力；

6）外延系统（Epitaxy，EPI）

EPI 指在单晶衬底上生长一层和衬底具有相同晶向的单晶薄膜材料，关键点在于反应腔室设计、气流方式及均匀性、 温度均匀性和精度控制、压力控制与稳定性、颗粒和缺陷控制等。外延分为气相外延和分子束外延两种方法，硅片 制造中为了改善器件性能通常在硅衬底上外延一层纯度更高、缺陷密度和氧、碳含量均低的外延层；也可以在高掺 杂硅衬底上生长外延层防止器件的闩锁效应；外延层更先进的应用是通过在器件的源、漏和栅极区域沉积外延硅， 减小接触电阻，提高芯片运行速度。

7）金属有机化学气相沉积（Metal-organic Chemical Vapor Deposition，MOCVD）

MOCVD 用于 LED 等领域的单晶材料制备。主要用于制备半导体光电子、微电子器件等领域的 GaAs、GaN、ZnSe 等单晶材料，用于化合物半导体 LED、激光器、高频电子器件和太阳能电池等领域。MOCVD 优点为：①适用范围 广：可生长多种化合物半导体，尤其适用于生长各种异质结构材料；②生长易于控制：可通过改变温度、流量、压 力等生长参数来精确控制厚度、组分等；③重复性、连续性好：能重复生长大面积均匀性良好的外延层，便于大规 模工业化生产。

8）金属 CVD（Metal-CVD）

M-CVD 用于沉积钨及阻挡层等，特性是对孔隙和沟槽很好的台阶覆盖率。M-CVD 是指特含金属前驱物的一类化学 沉积技术，最早用于沉积钨，填充接触孔隙及存储器中的字线；随着技术迭代，孔隙尺寸变小，钨的阻挡层 TiN 的 沉积方法从 PVD 转为 CVD，为了防止对钛附着层的腐蚀及氯杂质，TiN 的沉积不能使用 TiCl4，因此一般转而采用 M-CVD 沉积 TiN。

三、全球薄膜沉积设备超 200 亿美金市场，制程进步/多层趋势驱动增长

1、全球薄膜沉积设备空间超 200 亿美元，下游晶圆厂扩产直接带动设备需求

全球薄膜沉积设备市场空间超 200 亿美金，大陆占比大约 25%。全球资本支出中大约 80%用于晶圆制造设备，根 据 SEMI 数据，2021 年全球半导体设备销售额大约 1026 亿美元，其中前道制造设备占比约 80%，薄膜沉积设备占 前道晶圆制造设备总投资的 25%，据此测算 2021 年全球半导体薄膜沉积设备市场空间超 200 亿美元，同时 Maximize Market 预计到 2025 年全球市场空间有望达 340 亿美元。根据 Maximize Market 数据，2021 年大陆薄膜 沉积设备市场占比大约 25%，市场空间超 45 亿美元。

本轮高景气行情主要由下游晶圆产线扩产拉动。2015 年至今，半导体设备经历两次高景气行情，第一轮开始于 2017 年，主要受下游智能手机存储容量上升和矿机需求拉动，存储产线纷纷扩产；本轮开始于 2020 下半年，受到 全球晶圆产能紧张影响，逻辑代工产线开始大幅扩产。我们选取 AMAT/LAM/TEL/ASML 四家设备龙头，统计其每季 度应用于逻辑/存储产线的设备的销售额，可以看出，2016-2018 年，存储设备贡献主要营收，总收入同比增速达 30-50%；2020 下半年至今，逻辑设备贡献主要营收，总收入同比增速达 30-60%。

2022 年下游晶圆厂持续扩产，晶圆厂也纷纷加大资本开支。SEMI 预计 2021 年和 2022 年全球将共新建 29 条晶圆 产线，其中 19 条于 2021 年新建，另外 10 条将于 2022 年启动建设。29 座晶圆厂所需要半导体设备的金额预计将 达到 1400 亿美元，其中包括 15 座晶圆代工厂和 4 座存储厂，总计新形成 260 万片的等效 8 寸年产能。从下游晶圆 厂情况来看，TSMC 将 2022 年资本支出提升至 400-440 亿美元，同比至少提升 30%+，SMIC 也将 2022 年资本支 出从 2021 年的 45 亿美元提升至 50 亿美元，华虹表示，无锡产线产能将从 21 年底的 6.5 万片/月提升至 22 年底的 9.45 万片/月，二期产线也正在规划。

2、制程进步与存储层数增多，薄膜沉积设备市场呈稳步增长态势

逻辑产线制程进步带来制造工艺与薄膜层数增多。制程越先进体现在随着工艺能力的提高，可以加工出更小尺度的 器件，在相同面积的芯片上可以集成更多的器件，一方面带来工序步骤增多，90nm CMOS 工艺需要 40 步薄膜沉积 工序，而在 3nm FinFET 工艺产线上，薄膜沉积工序增长至 100 步；另一方面薄膜厚度也随之减小，在同样空间内 能够沉积的薄膜层数也相应增多。以 TSMC 为例，90nm 需要 7 层金属层，28nm 需要 10 层金属层，在 5nm 节点， 金属层数提高到 14 层。

3D NAND 三维结构多层化趋势带来刻蚀和薄膜工艺步骤的增加。传统 2D NAND 是平面结构，对 2D 维度的尺寸微 缩要求较高，最重要的技术是光刻，光刻技术用越来越短的波长分辨越来越细的线长，而由于芯片叠层不多，掩膜 较薄，同时深宽比较低，刻蚀和薄膜沉积技术不是制约尺寸微缩的主要壁垒；但以每年 byte 的增长速度来看，3D NAND 发展速度快于传统 CMOS 的摩尔定律，在 20nm 节点之后，传统 2D NAND 因受到邻近浮栅-浮栅的耦合电容 干扰而达到微缩的极限，继续缩小 2D 尺寸在技术和成本上都面临较大挑战，因此 NAND 结构从 2D 切换为 3D。在 3D NAND 中，刻蚀和薄膜沉积技术是制约良率的主要因素，由于底部 ON-Stack 不断堆叠形成高深宽比，面临的第 一个挑战是刻蚀，需要保证刻蚀出极深的孔洞，使离子和活性化合物到达底部，还要保证洞方向垂直；第二个挑战 是薄膜沉积，氧化硅/氮化硅等沉积会产生很大的应力，导致晶片弯曲，沉积过程要保证光刻不受应力影响，另外， 在接触孔 W 的沉积中，要保证将电阻、应力、杂质浓度做到最小。

3、器件结构改变/薄膜材料迭代带来新工艺需求，ALD 为薄膜沉积市场贡献新增量

在先进制程节点下，原来用于成熟制程的溅射 PVD/PECVD 等工艺无法满足相关需求，因此引入 ALD 工艺作为原有 工艺的补充。随着制程越来越先进，ALD 工艺的应用也越来越广泛，为薄膜沉积市场带来新增量，根据 Acumen research and condulting 预测，2026 年全球 ALD 设备市场规模将达约 32 亿美元。但由于 ALD 的沉积速率较慢， 综合考虑速率、性能等指标，ALD 仍无法替代传统 LPCVD/PECVD 方法。

1）栅极相关工艺从多晶硅栅向 HKMG（High-K-Metal-Gate）转变：即用高介电常数材料替代 SiO2 作为栅氧化层， 使用金属替代多晶硅作为栅极，绝大多数高 k 介质依赖 ALD 工艺。在 45nm 以上节点，使用多晶硅作为栅极，SiO2、 SiON 作为栅氧化层，随着晶体管尺寸减小，为了保证栅控能力，需要维持足够的栅电容，因此要求栅氧化层厚度不 断减薄。在 45/65nm 以下节点，栅氧化层物理厚度减薄到 1.5nm 以下，器件漏电流大幅增加，这时需要引入相对介 电常数（相对介电常数 Relative Dielectric Constant，在半导体中用 k 表示，反应材料的贮电能力）远大于 SiO2（k ≈3.9）的高 k 栅介质材料作为栅氧化层，例如 HfO2（k 为 24~40），可以保证在等效栅氧厚度（EOT）持续缩小的 同时，使栅介质的物理厚度增大，抑制漏电流；然后用 TaN、TiN、TiAl、W 等金属及合金取代多晶硅栅，降低电阻 率，克服多晶硅栅的耗尽效应（半导体附近的电荷被耗尽，多晶硅变为绝缘体）。

2）在高深宽比的存储电容和电极材料中使用 ALD 才能实现对沟槽的良好填充。随着制程进步，存储中电容等器件 结构深宽比成指数级增长。在 3D NAND 中，64 层 3D NAND 已经实现量产，128 层 3D NAND 各厂商陆续推出， 增加集成度的方法主要是增加堆叠的层数，使得一些器件结构的深宽比增加至 40:1 甚至 80:1；在 DRAM 中，由于 DRAM 制程微缩带来电容器尺寸减小，因此需要将电容器拉长来增加电容表面积，提高 DRAM 容纳电子的能力。此 时，高 k 电容材料和电容电极的沉积只有具备优异填隙性和共形性的 ALD 技术才能满足；另外，以铁电存储器 （FeRAM）为例，其由电容和场效应晶体管组成，电容为在两个电极板中间沉淀的一层晶态的铁电晶体薄膜，对于 薄膜厚度、质量要求非常高，用 ALD 工艺可以满足要求，进而满足一些新兴存储器的高写入速度和更长的读写寿命。

3）在金属互连阻挡层中，ALD 技术能够沉积更薄的阻挡层。金属互连阻挡层是后段工艺中附着在金属薄膜和介质 层之间的一层薄膜，传统的阻挡层是用 Ta/TaN/TaSiN 等薄膜，在更先进制程中使用 ADC I（掺氮 SiC）、ADC II（掺 氧 SiC）等阻挡杂质扩散能力更强的薄膜，一般使用 PVD、PECVD 等制备，但随着元件集成度提高，架构尺寸微 缩，深宽比逐渐增加，ALD 技术能够沉积尽可能薄的阻挡层，并且和介质层粘附性更好，可以给铜沉积留出更大的 空间。

4）28nm 以下节点的 FinFET 及 GAA 栅极结构需要全方位 ALD 工艺。功率 MOSFET 由三个电极：G 栅极、D 漏 极和 S 源极组成，传统平面型栅极结构在尺寸不断微缩时，源极、漏极的间距不断减小，G 栅极下面的接触面积也 越来越小，因此 G 栅极的控制能力不断减弱，带来的问题是漏电流增加，导致器件性能恶化；在 16/14nm 及以下节 点，平面型结构逐渐被 FinFET 结构替代，FinFET 又称为鳍型结构，最大的优点是 Gate 三面环绕 D、S 两极的沟道， 实际的沟道宽度急剧变宽，沟道的导通电阻急剧降低，流过电流的能力大大增强，因此可以继续进一步减小 Gate 的 宽度；在鳍片宽度达到 5nm 时，FinFET 接近物理极限，三星、台积电等计划转为栅极环绕（GAA）结构，相较 FinFET 具备更好的性能、更低的功耗和更低的漏电流。

5）在图形转移中采用双重图形化技术实现先进光刻机作用，ALD 方法配合光刻技术能显著降低成本。双重图形化 又称两次曝光，思路是将同一图形层的数据分为两次或者两张掩膜版分别成像。为了保证光刻中图形转移的质量， 设计规则倾向于将同一层图形的线条按一个方向排列，但是当排列的线条间距（节距）接近 80nm 时，便已经达到 193nm 浸没式光刻机单次曝光的极限；如果节距小于 80nm，在更先进的光刻机被用于量产之前，必须采用双重或 多重图形化技术。采用 ALD 技术辅助光刻，成本比使用纯光刻技术成本低很多。

常见的双重曝光技术包括自对准和光刻-刻蚀-光刻-刻蚀两种。a.自对准双重图形化（Self-aligned Double Patterning，SADP）技术：利用先进浸没式光刻机形成节距较大的线条，再利用侧墙图形转移的方式形成 1/2 节距 的线条，这种方法大大降低对光刻机的要求，但一般比较适合线条排列规则的图形层；b.光刻-刻蚀-光刻-刻蚀 （Litho-etch-litho-etch，LELE）双重图形化技术：将图形按一定算法拆分成两层并分别制作掩膜版，首先将第一 张掩膜版曝光并刻蚀，将图案转移到硬掩膜上，然后进行第二张掩膜版曝光，利用第 2 次曝光形成的光刻胶和第 1 次刻蚀形成的硬掩膜作为阻挡进行第二次刻蚀，同时将两层掩膜版的图形转移到目标晶圆上。

ALD 采用脉冲方式，不连续沉积薄膜，沉积速率较慢等因素制约大规模应用。ALD 方法首先脉冲第一种前驱体暴露 于基片表面，同时在基片表面对第一种前驱体进行化学吸附→惰性气体吹走剩余的没有反应的前驱体→脉冲第二种 前驱体在表面进行化学反应，得到需要的薄膜材料→惰性载气吹走剩余的前驱体与反应副产物。ALD 是一层一层沉 积薄膜，从沉积速率和成本上来说，不如 LPCVD 和 PECVD 方法，因此不适合大面积工艺生产，另外相较 PECVD， ALD 工艺适用的前驱体种类也相对较小。目前 ALD 主要用于 PECVD 无法满足的工艺/薄膜沉积，但无法替代 PECVD。

四、全球薄膜沉积设备市场由海外厂商主导，份额较为集中

全球薄膜沉积设备市场集中度较高，欧美和日本厂商凭借多年经验垄断市场。由于薄膜沉积设备行业壁垒高，海外 厂商成立较早，在覆盖的薄膜和工艺方面不断突破，因此行业集中度较高。目前全球薄膜沉积设备市场基本上由 AMAT、LAM、TEL 等垄断，其中在 PVD 设备领域，AMAT 为绝对龙头，份额 85%左右；在 CVD 领域，AMAT、 LAM、TEL CR3 占比合计超 80%；在 ALD 设备领域，由于 ALD 是先进制程所用的新兴工艺，因此玩家较多，TEL 和 ASM 分别在 DRAM 电容和 HKMG 工艺率先实现产业化应用，2020 年 TEL 和 ASM 两家合计占比约 60%。（报告来源：未来智库）

1、AMAT：PVD 设备全球第一龙头，CVD 设备覆盖大多数主流工艺，先进薄膜沉积 表现出色

AMAT 成立于 1967 年，通过一系列并购确立半导体设备平台化龙头地位，半导体设备业务 2021 财年营收 163 亿美 元，占总营收比例 70%。分产品来看，AMAT 是 PVD 设备全球第一大龙头，全球市占率高达 85%，覆盖半导体硬 掩膜、阻挡层、金属层以及面板、先进封装等多种工艺；在 CVD 领域，实现从传统的 APCVD 到 PECVD、ALD， 以及外延 EPI、电镀 ECD 等主流工艺和相应沉积的薄膜全覆盖。

1）PVD 设备：拥有全球最先进的 PVD 系统。AMAT PVD 设备典型型号为 Endura，均为集簇式系统，可集成多种 材料的工艺腔室，采用单片式工艺。其中磁控式 PVD 设备配置加热或冷却基座，主要用于 IC 制造，也可用于先进 封装、功率半导体、MEMS 等领域的金属或介质镀膜工艺；离子化 PVD 系统可配置加热、冷却及射频基座，可实现 高深宽比的孔隙填充，主要用于 IC 制造、先进封装中的金属互连或介质镀膜工艺。

2）传统 CVD 设备：品类覆盖齐全。①LPCVD 系统：主要为 Centura 系列，主要用于沉积多晶硅、氮化硅、掺杂 的 BPSG/PSG 等介质薄膜；②PECVD 系统：主要为 Producer、Centura 型号，在后段金属布线的超低 k 电介质层 薄膜沉积工艺中表现尤其出色，为全球领先；③HDP-CVD 系统：主要为 Producer、Centura 型号，和 PECVD 同 样用于沉积后段超低 k 介质层薄膜，但填孔能力更为出色；

3）先进制程 ALD 设备：性能领跑全球。AMAT 典型 ALD 系统包括 ISPRINT 和 Olympia，采用单片集簇式系统， 用于前段金属栅极镀膜、金属钨栓塞及介质沉积工艺；

4）其他 CVD 设备：集成多个腔室。①M-CVD 系统：包括集成 4 个腔室的 Centura iSPRINT 系统，用于钨栓塞、 DRAM 和 3D NAND 字控制线，金属接触等沉积，集成 9 个多材料腔室的 EnduraiLB 系统，主要用于钨栓塞阻挡层 MoTiN 的制备，系统中包括预清洗、物理沉积 Ti、金属化学沉积 TiN 等腔室；②硅气相外延系统：主要型号为 Centura EPI 200/300，可配置 1-3 个腔室，具有红外加热功能，可用于功率半导体或 IC 制造中的锗/硅外延及选择 性外延工艺。

2、LAM：并购诺发强化薄膜沉积布局，CVD 设备产品矩阵完善，ECD 设备一家独大

LAM Research 成立于 1980 年，是全球刻蚀和薄膜沉积龙头，2012 年通过并购美国诺发实现 CVD 领域的拓展。 LAM 专注于 CVD 设备布局，在 PECVD、ALD 有较强竞争优势，在 ECD 电镀领域一家独大。

1）PECVD 系统：主要型号是 Vector Express/PF-300T 和 SPEED。LAM PECVD 系统是多片集簇式系统，用于 金属 W 栓塞及介质薄膜沉积；

2）ALD 系统：主要型号是 Altus 和 Vector 系列。采用多片集簇式系统，可用于沉积金属钨栓塞和介质材料；

3）M-CVD 系统：主要型号是 Altus MAX E 系列和 Altus ICEFILL 系列等。LAM ALD 系统主要用于钨栓塞、 DRAM 和 3D NAND 字控制线 、金属接触孔等沉积，每个腔室包括 4 个托盘，有利于提高产能和降低设备成本。每 个基座温度可以不同，有利于使用最优化的温度实现成核与体沉积。如果是射频加强化学沉积工艺，需要单独设置 腔室提供射频能力；

4）ECD 系统：主要型号是 SABRE 3D 系列，该领域 LAM 一家独大。该系列最主要用于在通孔电镀 W，在金属阻 挡层上电镀 Cu 等，同时该系列还可以用于先进封装等领域，可以和其他技术相结合，实现先进封装中 TSV 通孔、 金属导线等的电镀，拥有高生产效率。

3、TEL：PVD/CVD 设备产品特色布局，DRAM 用 ALD 设备有独特竞争优势

TEL 成立于 1963 年，布局涂胶显影、热处理、干法刻蚀、CVD、清洗、测试等半导体设备，在 CVD 领域特色布局， 其中，全球仅有 KE 和 TEL 实现了 ALD 设备在 DRAM 电容 High-K 介质层沉积的产业化应用。

1）LPCVD 系统：Alpha-8SE、TELFORMULA、TELINDY 系列。多片立式结构，适用于多晶硅、氧化硅、氮化硅、 ALD 高 k 外延等工艺；

2）PECVD 系统：Triase+SPAi 系列。单片集簇式系统，主要用于介质材料沉积；

3）ALD 系统：Triase 系列。用于金属粘合薄膜工艺及高 k 介质材料工艺，在全球 ALD 设备中，仅有 TEL 和 KE 实现了在 DRAM 电容所需高 k 介质材料沉积的产业化应用；

4）M-CVD 系统：Triase 系列。用于钨栓塞、钨栓塞阻挡侧、DRAM 和 3D NAND 字控制线及位电极、金属接触孔 等，最多集成 4 个腔室，同时集成预清洗、化学沉积、金属化学沉积腔室。

4、ASM：产品覆盖 CVD/EPI， 在高 k 金属栅极用 ALD 设备领域全球领先

ASM 位于荷兰，从 1970s 便致力于制造和销售 CVD 设备，2000 年通过对 12 寸晶圆技术研发及 ALD 工艺的投资实 现再次扩展。ASM 目前在中国投产的设备包括 ALD、EPI、PECVD 和 LPCVD 设备。

1）LPCVD 系统：A400、A412 PLUS 系列。多片立式结构，适用于氧化硅、氮化硅、TEOS、非掺杂和掺杂的多 晶硅外延工艺；

2）PECVD 系统：Eagle 系列。主要用于沉积低 k 介质层薄膜沉积；

3）ALD 系统：Pulsar、Emerald、XP8 系列。单片集簇式系统，可用于金属栅及介质薄膜工艺、高 k 金属镀膜工 艺等，ASM 是全球唯一一家使用 ALD 设备实现对高 k 金属栅极沉积产业化应用的厂商，在 2007 年便实现该工艺 量产。

五、重点公司分析

拓荆科技：国内 CVD 设备第一大龙头，产品覆盖 PECVD/ALD/SACVD 设备

拓荆科技专注薄膜沉积设备，是国内薄膜沉积设备第一大龙头。拓荆科技于 2010 年成立，核心团队大多为化学专 业，拥有海外 AMAT、诺发等公司的薄膜沉积设备研发背景。公司最早依托于国家“02 重大专项”，配合 SMIC 实 现 90-65nm 制程的产业化应用，成立至今一直专注薄膜沉积设备领域，目前拥有 PECVD、ALD、SACVD 三大产品 线，其中 PECVD 设备在国内唯一实现产业化应用，覆盖 28nm 及以上全介质薄膜，大反应腔的 NF-300H 产品处于 验证阶段；ALD 设备中 PE-ALD 实现产业化应用，Thermal-ALD 持续研发；SACVD 设备主要面向 AMAT 一家竞争 对手。

公司逻辑客户占比较高，第一大客户为 SMIC，2021Q1-Q3 前五大客户占比超 90%。①SMIC：拓荆第一大客户， 自国家“02 专项”以来保持良好合作关系，2022-2024 年中芯京城、中芯深圳、上海临港等产线陆续招标，未来 SMIC 预计仍保持较高占比；②ICRD：2018 年售出一台 ALD 设备，19-21 年持续发货验证；③北京燕东微：2020 年售出一台 8 寸 SACVD 设备；④长江存储/长鑫存储：长江存储/长鑫存储加大扩产力度，公司在存储客户的份额预 计稳步提升，贡献公司远期收入增长动力。

公司 2020-2021 年 PECVD 放量带动整体营收高增长，长期看 PECVD、ALD、SACVD 三大产品线贡献未来增长 动力。2020 年之前公司处于技术积累+产品验证阶段，2020-2021 年开始获得客户 PECVD 设备重复订单。公司营 收近两年来高速增长，2021 年实现收入 7.6 亿元，同比+74%，22Q1 营收 1.08 亿元，同比+86%。①PECVD 设备： 占历年收入 90%以上比例，中芯京城、中芯上海临港、中芯深圳等产线陆续扩产，叠加在长江存储等客户份额提升， 带动公司远期收入增长；②ALD 设备：2017 年发往 ICRD 一台，目前已经量产；2021 年确认收入两台，实现收入 0.29 亿元，分别来自存储/逻辑客户；③SACVD 设备：2019 年发往北京燕东微一台 8 寸设备并于 2020 年确认收入； 2021 年售出第二台设备，由于第二台 SACVD 面向的客户定制化要求较高，单价较贵超 4000 万元。公司 ALD 和 SACVD 订单中包括较多 DEMO 机台，预计通过验证后在未来 2-3 年内确认收入。

行业特点决定薄膜沉积设备需要持续高研发投入，但规模效应逐步提高公司盈利能力。拓荆 22Q1 研发费用率为 43.52%，主要系新机台推出带来研发费用较多，薄膜沉积设备行业特点决定必须持续投入高研发，例如 AMAT/LAM 至今分别成立 50 多和 40 多年，研发费用率仍保持 20%左右，拓荆科技后续预计研发投入金额预计仍不断上升，但 规模化效应有望使费用率逐渐降低。公司 2021 年实现归母净利润 0.68 亿元，扣非归母净利润依然亏损，但后续规 模化效应显现，同时议价能力提高，2022 年盈利能力有望逐步提升。

拓荆科技设备在国内主要产线机台中标比率已达 10%以上。2019-2020 年拓荆 PECVD 中标机台占长江存储、上海 华力、华虹无锡、上海积塔四家招标总量的 16.6%，SACVD 约占 25%（其余 SACVD 设备中标企业为 AMAT）。我 们统计了国内主要产线 2021-22Q1 的招标机台情况，拓荆中标机台在主要产线国产化率达 10%甚至 20%以上，在 逻辑产线中标占比更高，长江存储中拓荆中标机台占比相对较低。

拓荆三大产品线新机型持续导入验证，Thermal-ALD 等新品持续研发。截至 21Q3，公司 3 台 ALD 设备在武汉新 芯、北方创新、长江存储进行验证，共有 5 台 SACVD 设备在上海积塔、北方创新、中芯绍兴进行验证，因此 ALD/SACVD 有望在未来 2-3 年内实现放量。PECVD 设备方面，公司大腔室 NF-300H 系列正在产业化验证；ALD 方面，公司 PE-ALD FT-300T 实现产业化应用，Thermal-ALD 新品 FT-300T 持续研发，大腔室 FT-300H 产品正在 产业化验证。当前拓荆产品主要面向国内产线，在中国台湾市场处于先进制程研发产线、试产线验证阶段，获得订 单量较小，未来在提高国内市场份额的同时，也将逐步拓展中国台湾市场。（报告来源：未来智库）

 北方华创：国内 PVD 设备龙头，Thermal-ALD 成功推出

北方华创是国内半导体设备平台化龙头，拥有半导体工艺设备、真空/锂电设备、电子元器件三大设备，面向下游前 道逻辑/存储 、先进封装、MEMS、第三代半导体、光伏新能源、传感器等多种下游领域。

1）PVD 设备：北方华创 PVD 设备在 Hardmask、Al pad、CuBS 领域具备独特竞争优势。包括磁控溅射 PVD、 离子 PVD 等，其中磁控溅射 PVD 设备主要型号为 Polaris、Flexer、exiTin，离子化 PVD 主要型号为 eVictor、 Polaris 等。北方华创于 2015 年推出 eVictor A830 Al Pad PVD，可以沉积 28nm 以下 3um 厚 Al Pad；exiTin H630 TiN 设备主要用于 TiN 金属硬掩膜，专门针对 55-28nm 节点，实现我国高端 IC PVD 设备零的突破，该设备核心技 术和工艺参数与国外竞争对手在客户端表现一致，并在国际客户端实现稳定量产；Polaris T 系列 PVD 主要针对 IC 中的籽晶层薄膜和先进封装硅通孔中的阻挡层，该设备采用 Cluster Tool 结构，可配置多个工艺腔室、预清洗室和去 气腔室；2021 年，Polaris 和 eVictor 两类 PVD 设备出货量分别突破 100 台。公司 28nm Hardmask PVD、Al-PadPVD 均进入国际供应链体系，CuBS PVD 在客户招标中获得重复订单；

2）LPCVD/PECVD 设备：主要用于光伏领域，LPCVD 为 THEORIS 系列，用于沉积多晶硅、氧化硅、氮化硅等， PECVD 为 EPEE 系列，用于沉积介质层材料。第三代 LPCVD 产品满足隧穿氧化层钝化接触太阳能电池（TOPcon） 需求，实现隧穿氧化层、多晶硅层、掺杂多晶硅的制备；

3）ALD 设备：Promi Exlnt 系列。北方华创 Promi 系列产品突破了前驱物输运系统控制技术、均匀稳定的反应室 热场及流场控制技术、等离子产生与控制技术、脉冲射频的快速调频匹配技术、高效无损伤原位清洗技术及软件控 制技术等多项关键技术，Thermal-ALD 实现产业化应用，设备满足 28nm FinFET、Double pattern 和 3D NAND 原 子层沉积工艺要求，可沉积 Oxide(HfO2/Al2O3)、Metal(TiN/TaN)、PE-SiN、PE-SiO2 等多种薄膜。PE-ALD 设备仍 在验证；

4）硅外延设备：SES 630/680A 及 Esther200C/L 系列。SES 系列为多片、常压外延，主要用于功率半导体或 n/p 型厚膜外延工艺；Esther 为单片外延，可配置 1-3 个腔室，主要用于功率半导体或 n/p 型厚膜外延工艺及选择性外 延工艺等。

中微公司：全球 MOCVD 设备龙头，LPCVD、EPI 等薄膜沉积设备取得阶段性进展

中微公司是国内刻蚀设备龙头和全球第一大 MOCVD 设备龙头，致力于打造泛半导体平台型厂商。中微产品包括 CCP 刻蚀、ICP 刻蚀、MOCVD、VOC 净化等设备，正积极开发半导体薄膜沉积设备，致力于打造泛半导体平台型 厂商。各类刻蚀和薄膜设备已有 2300 台反应腔在中国大陆、亚洲、欧洲等 70 余条产线大规模量产。 MOCVD 设备数量是衡量 LED 制造商产能的直观指标，中国 LED 芯片产业快速发展带动了 MOCVD 设备需求量的 快速增长。LED 外延片的制备是 LED 芯片生产的重要步骤，主要通过 MOCVD 单种设备实现，MOCVD 设备采购金 额一般占 LED 生产线总投入的一半以上，因此 MOCVD 数量是衡量 LED 产能的核心指标；中国大陆在 2010-2020 年间，LED 行业发展迅速，中国目前是全球 MOCVD 设备最大的需求市场。

中微 MOCVD 设备有十余年技术研发及市场推广经验积累，目前全球份额第一。中微于 2010 年开始开发 MOCVD 设备，在 2010-2020 年间，由于中国大陆成长为最大的 MOCVD 设备需求市场，国内厂商纷纷尝试切入赛道，但在 十年间仅有中微一家公司实现量产；在 2017 年，中微推出 Prismo A7 型号，带动 MOCVD 产品实现大幅放量，营 收占比从 2016 年的 2.6%大幅上升至 54.6%；2018-2019 年，受 LED 行业景气度下滑影响，中微 MOCVD 设备收 入连续两年下滑，但在全球份额不断提升，在 2018 年下半年，中微在全球 GaN LED MOCVD 设备市场中份额已超 过 60%，成功打破维易科、爱思强的垄断并实现超越。

钨填充 CVD 等其他薄膜沉积设备取得阶段性进展。公司钨填充 LPCVD 设备用于金属互连层，正在验证；EPI 设备 进入样机的设计、制造和调试阶段，以满足先进制程中锗硅外延生长工艺的电性和可靠性需求；ALD 设备用于更高 深宽比和更小关键尺寸结构的填充，目前正在筹备研发。

盛美上海：电镀和 LPCVD 设备稳定量产，其他薄膜设备正加速研发推出

盛美是国内清洗设备龙头，同时布局电镀、炉管、先进封装湿法设备等产品。2021 年盛美实现营收 16.2 亿元，其 中电镀、炉管设备在 2021 年实现放量，销量共 14 台，同比增长接近 2 倍，实现收入为 2.74 亿元，同比增长 2.5 倍。

前道电镀市场被 LAM 垄断，盛美上海为全球少数掌握核心技术并实现产业化的公司。全球前道晶圆制造用电镀设 备市场规模大约 5 亿美元，全球市场主要被 LAM 垄断。除 LAM 外，盛美上海是全球范围内少数几家掌握芯片铜互 连电镀铜技术核心专利并实现产业化的公司之一。其自主开发了针对 20-14nm 及更先进技术节点的芯片制造前道铜 互连镀铜技术（Ultra ECP map），采用多阳极局部电镀技术的新型电流控制方法，实现不同阳极之间毫秒级别的快 速切换，在超薄籽晶层上完成无空穴填充；同时通过对不同阳极的电流调整，在无空穴填充后实现更好的沉积铜膜 厚的均匀性。

1）前道铜互连电镀铜设备：针对 28-14nm 及以下节点的前道镀铜技术 Ultra ECP map，多阳极局部电镀技术采用 新型的电流控制方法，实现不同阳极之间毫秒级别的快速切换，可在超薄籽晶层（5nm）上完成无空穴填充，同时 通过对不同阳极的电流调整，在无空穴填充后实现更好的沉积铜膜厚的均匀性，可满足先进工艺的镀铜需求；

2）后道先进封装电镀设备：解决了在更大电镀液流量下实现平稳电镀的难题，并采用独创的第二阳极电场控制技术 更好地控制晶圆平边或缺口区域的膜厚均匀性控制，可以达到更好的片内均匀，实现高电流密度条件下的电镀，凸 块产品的各项指标均满足客户要求。在针对高密度封装的电镀领域可以实现 2μm 超细 RDL 线的电镀以及包括铜、 镍、锡、银和金在内的各种金属层电镀；

3）立式炉管设备：公司研发的立式炉管设备主要由晶圆传输模块，工艺腔体模块，气体分配模块，温度控制模块， 尾气处理模块以及软件控制模块所构成，首先推出的产品是 LPCVD 炉管。

微导纳米：Thermal-ALD 实现量产，PE-ALD 持续研发

微导纳米成立于 2015 年底，以 ALD 技术为核心，首先用于光伏电池片薄膜沉积，后逐渐拓展至半导体领域。在光 伏领域，微导纳米产品率先用于光伏电池片生产过程中的薄膜沉积环节，覆盖包括通威太阳能、隆基股份、晶澳太 阳能、阿特斯、天合光能在内的多家知名太阳能电池片生产商，目前用于 TOPCon 新型高效电池生产线的产品已在 客户现场验证；在半导体领域，公司先后获得国内知名半导体公司、腾讯、盛吉盛等多家公司的订单，实现了国产 设备在 28nm 制程的关键工艺（高介电常数栅氧化层材料沉积环节）的突破。

半导体领域，公司 ALD 设备主要以批量式（管式）ALD 为主，28nm ALD 设备用于制备高 k 材料 HfO2，另外 HfO2、 ZrO2、La2O3 以及互相掺杂沉积工艺可用于新型存储器如铁电存储（FeRAM）芯片的电容介质层，沉积的 Al2O3、 TiN、AlN 可用于化合物半导体、量子器件的栅极介质层等，均已完成客户的试样测试并签署订单。

微导纳米计划上市募投 10 亿元，其中 6.3 亿元用于半导体领域的 ALD 设备扩产升级，项目建设期拟定为 3 年，预 计将新增年产 40 台套的半导体 ALD 设备。

编辑：999感冒灵