2022年工业软件行业之EDA发展趋势分析 EDA产业需关注的五大趋势

随着晶圆制造工艺接近物理极限，摩尔定律正逐渐放缓。在过去，主流芯片集成度与成本变化曲 线基本遵循了摩尔定律的指引，即每两年集成度提高一倍，同样集成度产品价格下降一半。但随 着晶圆制造工艺接近物理极限，单靠微缩晶体管工艺尺寸，已经难以满足芯片集成度和系统规模 两年翻一倍的目标，同时由于先进工艺芯片产线投资及开发成本上升剧烈，晶体管工艺尺寸微缩 带来的电子产品成本下降的红利也开始削弱。在如今 5G、云计算、智能汽车、物联网等技术快速 发展的背景下，对芯片算力、效率的要求快速提升，而摩尔定律放缓无疑将影响到电子信息产业 发展速度

在摩尔定律的基础上，SysMoore 注重从更多维度提升电子系统性能和功能复杂度。在 ICCAD 2021 上，Synopsys 总裁兼首席运营官 Sassine Ghazi 介绍了公司对 SysMoore 概念的理解。过 去为了延续摩尔定律，产业界提出了诸如超越摩尔定律（More than Moore）或芯粒（Chiplet） 等概念和方法，这些方法和概念是不够的。尽管单靠工艺和架构等少数几个维度去满足电子产品 升级换代对 PPA 的要求是困难的，SysMoore 更多地关注系统层面的各个环节，虽然硅晶圆、晶 体管、芯片、系统硬件和软件每一个环节本身在限定开发时间内的 PPA 提升幅度有限，但不同环 节衔接处的 PPA 提升空间巨大，将不同环节的技术红利与环节衔接处的技术红利组合起来，可以 打破当前摩尔定律遇到的瓶颈，使电子系统性能和功能复杂度增长曲线重回指数型增长轨迹。

SysMoore 不是对传统摩尔定律的颠覆，而是在其基础上引入更多方法使其持续演进。基于集成 度去考核晶体管规模体量的摩尔定律是 SysMoore 的基础，仍是电子系统开发工作的重点和起点。 但在 SysMoore 时代，系统能耗指标变得更重要，开发者需要在系统层面关注更多环节，以利用 传统的方法之外的更多方式来提高能效比，其中包括芯粒、2.5D/3D 及异构封装、DTCO、AI、 云计算等多项技术和方法的运用。

图：SysMoore 通过多项技术的运用助力摩尔定律重回指数型增长曲线

芯粒的运用：传统系统单芯片的做法是每一个组件放在单一裸晶（Die）上，造成功能越多， 硅芯片尺寸越大。芯粒（Chiplet）的特点是将大尺寸的多核心设计分散到个别微小裸芯片， 如处理器、模拟组件、储存器等，再用 3D 立体堆栈的方式，以封装技术做成一颗芯片，类 似乐高积木。更小的裸片不仅可以带来更高的硅利用率和更高的产量，同时可以实现集成异 构化（即将多个基于不同工艺节点、单独制造的小芯片封装到一颗芯片中）、集成异质化 （即将基于 Si、GaN、SiC 等材料的小芯片通过异质集成技术封装到一起），以实现最佳性 能和最大灵活性。同时对于半导体 IP 厂商来说，升级为 Chiplet 供应商，可提升 IP 的价值且 有效降低芯片客户的设计成本，如芯原股份、芯动科技等国内厂商均有相关布局。

2.5D/3D 及异构封装技术：随着后摩尔时代的到来，半导体产品开始出现 2.5D/3D IC，通过 先进封装（Interposer、TSV）的方案实现 Die-to-Die 的互连。2.5D 和 3D 封装之间的基本区 别在于，2.5D 封装在 Interposer 上并排互连芯片，而 3D 互连层将芯片进行堆叠，即互连结 构在彼此的顶部。先进封装的设计方案可以进一步缩小器件互连的距离，不仅电性能能够得 到提高，同时还可实现多样化集成，包括通过异质集成的方法实现多种形式的微系统。但设 计复杂度的提高也对设计方法，包括仿真方法也提出了很大的挑战，包括电磁、热、结构以 及多物理场耦合分析。各大厂商开始积极布局相关技术：

（1）台积电是全球领先的晶圆代工厂，也是目前晶圆级先进封装技术的代表和推动者。 TSMC 将先进的封装技术加以整合，于 2020 年推出了 3DFabric 平台，此平台提供的芯片互 连解决方案可以满足用户在整合数字芯片、高带宽存储芯片及特殊工艺芯片方面的需求。

（2）EDA 工具方面，为解决 3D 封装带来的痛点，Cadence 于 2021 年发布了 Integrity 3DIC 平台，该平台集成 3D 设计规划与物理实现、早期 3D 电热、功耗和静态时序分析功能， 简化了多种 EDA 工具的使用，可以实现从系统层面优化 PPA。

（3）国内厂商方面，2021 年芯和半导体联合 Synopsys 发布了 2.5D/3D IC 先进封装设计分 析全流程 EDA 平台；华大九天也具备提供 3D IC 解决方案的能力。

DTCO：DTCO 指的是设计-工艺协同优化。由于先进工艺节点的开发需要较长时间且难度较 高，晶圆厂为加快工艺节点的开发速度，需要和集成电路设计企业更紧密地协同，实现更快 速的工艺开发和芯片设计过程的迭代；集成电路设计企业需要更早地介入到工艺平台开发阶 段中，协助晶圆厂对器件设计和工艺平台开发进行有针对性的调整和优化。

DTCO 对于集成电路产业中各个厂商而言均有重要意义：

（1）IDM 厂商由于设计和制造环节在同一体系内完成，在工艺与设计协同优化的实践上有 着天然的优势。经过多年的实践，DTCO 能够帮助其在相同工艺节点下达到更高的芯片性能 和良率，从而极大地增强盈利能力，成为提高市场竞争力的核心因素；

（2）国际领先的晶圆代工厂也已逐渐加强在先进工艺节点的开发早期与集成电路设计企业 的深度联动，并通过国际 EDA 巨头的参与和支持，加速先进工艺节点的开发速度，降低设计 和制造风险；

（3）对于集成电路设计企业而言，在先进工艺节点演进缓慢或访问成本较高的情况下，需 更好地利用现有工艺节点，挖掘工艺平台潜能，实现性能和良率在成熟工艺平台上的突破， 提升净利润率。

目前，以 Synopsys、Cadence 为代表的 EDA 公司与其关键合作伙伴在部分应用领域进行了 尝试，并且各自推出了基于 DTCO 方法学的 EDA 流程和解决方案。国内 EDA 厂商中，概伦 电子在器件建模和电路仿真验证两大集成电路制造和设计的关键环节进行重点突破，并以此 为锚，打造基于 DTCO 的 EDA 流程，可有效支撑 7nm/5nm/3nm 等先进工艺节点下的大规 模复杂集成电路的设计和制造。

AI：近年来，伴随芯片设计基础数据量的不断增加、系统运算能力的阶跃式上升，这让 AI 技 术在 EDA 领域的应用的需求逐步上升。借助 AI 算法，EDA 工具可以帮助客户实现最优化的 PPA 目标，大幅提升芯片设计验证效率，助力芯片设计企业提升产品研发效率，以开发性能 更高的终端产品。海外巨头正积极布局 AI 技术：

（1）2020 年 3 月，Synopsys 推出业界首个用于 AI 自主芯片设计解决方案——DSO.ai，可 以帮助设计团队优化决策流程，让芯片设计团队接近专家级水平进行操作。DSO.ai 也被瑞萨 电子引入到其先进的汽车芯片设计环境，以实现更好的 PPA 解决方案；

（2）2021 年 7 月，Cadence 推出首款基于机器学习的设计工具——Cerebrus，这款工具可 以扩展数字芯片设计流程并使之自动化，相较人工方法可将工程生产力提高多达 10 倍，同 时最多可将功耗、性能和面积 （PPA）结果改善 20%，以快速满足包括消费电子、超大规 模计算、5G 通信、汽车和移动等广泛市场的设计要求。

图：Cadence Cerebrus 可优化数字实现流程

云计算：随着 IC 设计复杂度的不断提升，IC 设计公司都会面临计算资源需求激增、EDA 峰 值性能需求难以被满足，深工艺数据迁移的消耗成本，多项目并行发生的资源抢夺以及办公 地点限制带来的效率影响等，这些问题都会直接影响芯片的研发周期以及研发成本。IC 设计 上云能平滑多项目并行带来的资源抢夺问题，降低 EDA 的购买成本，进而提升研发整体的 效率。过去安全隐患一直是限制 IC 设计上云的关键阻碍，近年来，伴随相关技术的逐渐成 熟，用户使用习惯的改善，“云计算+EDA”的模式开始逐渐得到认可。微软云一直以来积

极地推动芯片设计上云的实现，为客户降本增效。过去，微软与 Mentor Graphics、台积 电、AMD 多方合作，在微软云 Azure 上成功验证了 7nm 的芯片设计。此外，微软云为客户 提供了混合云和全云的两种方案：

（1）对于多数成熟、规模较大的企业，混合云是较好的选择。此类公司本地拥有一定的计 算资源（机房等）以及专利用于设计研发，当计算资源紧张的时候，就可以借助云上的资源 来实现并行项目的完成。混合云模式的特点是布局灵活，可根据业务需求按需访问。

（2）对于创业公司或初创公司，全云的模式更具有吸引力。对于此类公司而言，建造和维 护（管理、安全等方面）IT 设施需要投入大量的人力及财力，若全部使用云上的资源完成 IC 设计就可以让中小型的团队专注于设计研发工作，因此全云的模式对于他们更有性价比。全 云模式的特点是可获得 Azure 的完整收益（数据湖、分析、AI/ML 等），成本更低。

总结来看，以上五大技术与趋势在延续摩尔定律上发挥了关键的作用，同时也对 EDA 工具提出了 更高的要求。目前，海外 EDA 巨头已在 2.5D/3D 及芯粒异构封装、DTCO、AI、云等多个技术领 域积极布局，国内部分领先的 EDA 厂商也逐步开始探索相关方向，并推出了相应的产品及解决方 案。未来，EDA 工具有望在更多环节支撑集成电路产业，拥有完整、强大产品矩阵并紧随产业发 展趋势的 EDA 公司有望获得更大的机遇。

编辑：456