2026年半导体行业分析手册之二：混合键合设备，AI算力时代的芯片互连革命与BESI的领航之路

混合键合是什么？

先进封装正在成为“后摩尔时代”的算力新引擎

先进封装正在成为“后摩尔时代”的算力新引擎。在传统印象中，芯片性能的提升主要依赖制程工艺的不断微缩。但进入7nm以下，“功耗墙、 内存墙、成本墙”三重瓶颈逐渐显现，制程继续往前推进的成本与难度大幅上升。此时，先进封装应运而生。简单来说，先进封装是通过多芯片 集成、高密度互联、异构架构，在系统层面释放算力潜能的封装方式。 设计面积极限已至，数据爆炸倒逼“连接效率”革命。传统SoC设计逐渐逼近光刻掩膜极限，这迫使芯片架构向Chiplet演进，以模块化方式解决 良率和扩展问题。除了微缩，芯片堆叠成为增加晶体管数量的重要手段，而键合（Bonding）技术则成为实现芯片堆叠的关键。键合技术的线宽 和能耗直接决定了整个芯片系统的性能上限。高性能计算（HPC）中使用的尖端半导体设备的计算能力不断提高，随之而来的便是互连的增加， 必须快速有效地处理和传输大量数据，才能实现所需的性能，各种组件（如处理器、内存和加速器）之间需要高速数据传输和通信，因此需要更 密集的互连。以HBM为例，从HBM2/2E到HBM3/3E，再到预计2026年商用的HBM4/5，堆叠层数将从8层提升到16层甚至更高，封装压力指数级增长。

混合键合：先进封装的下一个十年

混合键合是一种先进的封装技术，结合了两种不同的键合技术：介电键合和金属互连。混合键合是在熔融键合（Fusion Bonding） 基础上发展 而来的技术，通过在键合界面嵌入金属焊盘实现晶圆面对面连接，它采用介电材料（通常是氧化硅，SiO₂）与嵌入式铜 (Cu) 焊盘结合，允许在 硅晶片或芯片之间建立永久电连接，而无需焊料凸块。这种无凸块方法通过减少信号损耗和改善热管理来提高电气性能 ，以形成牢固、导电且 机械稳定的互连，实现高密度、高性能的3D集成，通常当互连的连接间距小于或等于 10um 时使用混合键合。 混合键合突破传统极限。与传统的引线键合和倒装芯片技术相比，混合键合可以实现高密度互连，并且由于垂直连接缩短了布线距离，因此有 望提高电气性能、降低功耗和减少通信延迟，相比用触点和焊球的键合表面可以实现非常精密的互联间距调节，其在先进封装中的应用也越来 越广泛。

混合键合的发展历程

1975s-1995s：Wire Bond时期。引线键合技术，通过金属引线实现芯片与基板的电气连接，成本低廉且工艺成熟，但受限于引线长度和布局方 式，信号传输路径较长，难以满足高性能计算芯片的需求。 1995s-2012s：Flip Chip时期。倒装芯片技术，通过在整个芯片正面布置锡球/铜柱凸块，连接密度提升的同时还缩短了信号传输路径，被广泛 应用于CPU、GPU和高速DRAM芯片的封装，当凸点间距缩小到40μm以下时，传统回流焊工艺会出现翘曲和精度问题。 2012s-2015s：TCB Bonding时期。热压键合技术，通过加热（通常300–400°C）并施加机械压力，促使金属扩散和塑性变形，形成冶金键合。 2015s-2018s：HD Fan Out时期。扇出封装技术，基于重组技术，芯片被切割完毕后，将芯片重新嵌埋到重组载板，封装测试后将重组载板切 割为单颗芯片，芯片外的区域为Fan-Out区域。 2018s-2025s：Hybrid Bonding时期。2D 晶体管缩小的时代日渐放缓，混合键合带来3D新时代。其主要用于实现不同芯片之间的高密度、高性 能互联。技术关键特征是通过直接铜对铜的连接方式取代传统的凸点或焊球（bump）互连，从而能够在极小的空间内实现超精细间距的堆叠和封 装，达到三维集成的目的。

混合键合设备未来市场需求？

HBM5 20hi世代，三大主要HBM制造商已确定采用混合键合技术

HBM5 20hi时代押注混合键合，堆叠高度远超12hi时期微凸块技术的上限。在 HBM4E 技术中，12hi 阶段的堆叠仍以微凸块技术为主流，因其工 艺成熟度与成本优势显著。即便进入 16hi 阶段，部分企业开始评估混合键合技术，但尚未形成强制应用趋势。 在HBM5 20hi世代，三大主要HBM制造商（三星、美光、SK海力士）已确定采用混合键合技术。HBM5旨在满足未来人工智能和高性能计算的极 端需求，根据JEDEC标准，775 µm的模块高度限制要求芯片厚度和间隙进一步压缩。在20hi堆叠中，微凸块技术由于其14.5 µm的凸块高度难以 控制高度和翘曲问题，而混合键合技术凭借其无间隙结构成为必然选择。随着HBM4/5占比逐渐迎来放量，混合键合需求有望迎来放量。

台积电：SoIC采用混合键合技术，预计2026年产量翻倍

SoIC（System on Integrated Chips）集成片上系统是台积电最新的先进封装技术，采用混合键合的方式组装到一起。该技术最鲜明的特点是没有 凸点（no-Bump）的键合结构，因此具有有更高的集成密度和更佳的性能。SoIC是将多个芯片采用混合键合的方式组装到一起，体积和性能上达到 了单颗SoC同等的指标。对比SoC和SoIC，SoIC相对SoC至少有两个优势（1）异构集成（2）更高的功能密度。SoIC-1，SoIC-2，SoIC-3可以采用 不同的工艺节点生产，然后通过混合键合组装，支持异构集成，因此具有更高的灵活性。此外，SoIC具备更多的晶体管层，SoC具有一个晶体管层， 而SoIC具有两个晶体管层，在同样的工艺条件下，SoIC相比同体积SoC的具有两倍的晶体管数量，因此其功能密度也为SoC的两倍。随着堆叠层数 的增多，这种优势会更加明显。 台积电等厂商加快先进封装产能扩张。台积电AP7工厂旨在提高SoIC技术产量，原定于2025年底进行设备安装，提前至2025年8月，2025年SoIC产 量翻番至1万片，并且预计在2026年再翻一番。

海内外及中国大陆主要有哪些企业参与？

混合键合核心设备厂商时间线

整体来看，海外设备厂商起步较早，在混合键合设备领域，长期由EVG、Besi等国际巨头主导市场格局，直到2023 年发布 D2W（芯片到晶圆）混 合键合设备的艾科瑞思(ACCURACY)；2024 年发布 W2W（晶圆到晶圆）混合键合设备的拓荆科技(Piotech)，这一进展反应中国半导体设备产业 在高端封装领域实现技术突破，逐步具备与国际厂商同台竞技的实力。

混合键合设备市场竞争格局

荷兰BESI占据绝对龙头地位。全球混合键合设备市场的主要生产商包括EV Group、SUSS MicroTec、Tokyo Electron、Applied Microengineering、 Nidec Machine Tool、Ayumi Industry、Bondtech、Aimechatec等国外知名品牌， BESI是该领域的龙头，2023市占率高达67%，全球前五大厂商占 有大约86%的市场份额，2024年约占70%。其设备广泛应用于3DIC、MEMS和先进封装等领域，尤其在高端市场具有显著优势。

报告节选：