2024年电子行业专题研究：英特尔CEO在MIT分享如何集成1万亿个晶体管

英特尔 CEO 深度分享：拐点之后，半导体行业路在何方？

2023 年 12 月 15 日，Manufacturing@MIT 上传了一场与英特尔 CEO Pat Gelsinger 的圆 桌会议视频，其他与会者还包括 Prof. Daniel Rus（MIT 人工智能实验室主任）、Prof. Vladimir Bulović（MIT 纳米实验室主任）、Prof. Jesus del Alamo（MIT 电子工程教授）。主要讨论了 英特尔依托新型栅极 Gate All Around 技术、PowerVia 背部供电、EUV 光刻和 3D 封装等 创新以应对摩尔定律的放缓。公司自 2021 年起已投资超 900 亿美元建设 Fab 厂，持续提 升工厂自动化水平以降本增效，并实现 90%的绿色能源利用率。未来公司将推动人工智能 民主化进程，与产业及高校通过穿梭计划等方式保持合作，通过 CHIPS Act 法案助力行业 的技术创新，探索量子计算等半导体前沿技术。

现任公司 CEO Pat Gelsinger 于 1979 年加入英特尔，逐步晋升为公司的首席技术官。在英 特尔工作期间，他参与了多个关键技术的研发，包括最初的 80486 处理器。2009 年，他离 开英特尔，转任 EMC 的首席执行官，负责存储备份和数据计算产品。2012 年，他担任云 计算基础架构公司 VMware 的首席执行官。2021 年，他再次加入英特尔，担任首席执行官， 提出“四年五节点”制程赶超计划，并积极推动 CHIPS Act 法案。

Pat Gelsinger 提出“四年五节点”制程赶超计划。英特尔已在 2021 下半年完成 Intel 7（台 积电 N10）、2022 下半年完成 Intel 4（台积电 N7-N5）、2023 年下半年完成 Intel 3（台积 电 N5-N3）。公司计划于 2024 年上半年完成 Intel 20A（台积电 N3-N2）及 2024 年下半年 完成 Intel 18A（超台积电 N2）共计五代工艺节点的量产准备，目前已经按时完成三个节点， 我们认为英特尔有望持续兑现承诺。

Q1：摩尔定律是否终结？当集成更多晶体管不再具备经济效益时，该行业 将如何继续推动技术能力的提升？

Pat Gelsinger 回答：“首先，媒体对摩尔定律的终结宣告已经有三四十年的历史，但实际摩 尔定律并没有被终结。未来三四年内，我们将继续保持大约十年的可见度。因此，在不断 解决问题的过程中，我们能持续向前推进，保持大约十年的可见度，这是我们当前的处境。 从根本上说，摩尔定律的黄金时代已经过去。在黄金时代，晶体管数量大约每两年翻一倍。 现在的情形可能更接近于每三年翻一倍。因此，我们确实看到了与摩尔定律相关的经济学 发展的放缓。七八年前，一个现代晶圆厂的成本约为 100 亿美元，而现在则约为 200 亿美 元。尽管如此，我们所制造的最先进芯片的单个封装上已能集成约有 1000 亿个晶体管。

我们坚信，有四个关键因素将推动我们在 2030 年前实现集成一万亿个晶体管的技术能力， 大约每两到三年实现一次翻倍。 1. 新型栅极 GAA（Gate-All-Around）技术的采用：相较于传统栅极 FinFET 被三面的 栅极所包裹，GAA 的设计理念则更为先进，其通道被栅极全方位四面环绕。栅极对电 流的控制能力与其与通道接触面积有关——接触面积越大，栅极对电流的控制能力越 强。这一创新解决了晶体管方面的漏电问题，为技术进步提供了坚实的基础。 2. 背部供电：通过 RibbonFET 和 PowerVia 工艺从背面而非顶面进行功率传输，创建了 一个三明治晶圆结构，能有效解决功率和晶体管密度的问题。 3. 光刻技术的进步：光刻技术一直是半导体制造的核心。通过采用 EUV 技术，即使用 X 射线将光波长从 193 纳米降至 13.5 纳米，我们取得了显著的进展。在 2023 年底，已 于俄勒冈 Fab 厂中拥有全球第一台下一代 High Numerical Aperture EUV。 4. 3D 封装：芯片从传统的二维转变为三维堆叠，通过 2.5D/3D 封装技术能进一步增加晶 体管数量。 因此，英特尔将继续在摩尔定律的征途上前行，直到元素周期表耗尽之日。”

GAA 的四面环绕栅极设计相较于 FINFET 的三面环绕栅极设计的防漏电性能更强 GAA （Gate-All-Around，全包围栅极场效应晶体管）与 FinFET（Fin Field-Effect，鳍片场效 应晶体管）的根本差异在于其通道结构的设计。FinFET 是一种三维晶体管结构，其半导体 的通道以鳍片的形式展现，被三面的栅极所包裹。GAA 的设计理念则更为先进，其通道被 栅极全方位四面环绕。栅极对电流的控制能力与其与通道接触面积有关——接触面积越大， 栅极对电流的控制能力越强。

GAA 的主要优势在于优秀电流控制能力、节点尺寸的减小、低电压运行的能力和短通道效 应的改善，但也面临着制造难度大、技术成熟度低和高生产成本的问题。GAA 利用其四面 环绕的栅极，实现了优秀的电流控制精度，有效降低了漏电流，从而提高了晶体管的能效 比，并使得晶体管能在极其微小的节点上运行（例如 5nm 及以下），这进一步推进了微缩 技术的极限，为集成度提供了更大的空间。

晶体管作为一种基于半导体材料的电流开关装置，是由位于源极和漏极之间的栅极来控制 电流的流通。在传统平面晶体管中，栅极仅与源极和漏极在一个平面上接触，形成一个矩 形的控制面。随着晶体管尺寸缩小至纳米级别，尤其是当栅极宽度减至约 20 纳米时，其控 制能力会显著下降，引发漏电问题。FinFET 技术通过将源极和漏极构造成鳍片状，并让栅 极从三个方向包裹，从而增加了栅极的控制面积，增强了对电流的调节能力。 然而，随着制程技术推进至 5 纳米及以下维度，即便是 FinFET 也面临着其物理极限。在极 端微小的尺度下，紧邻的鳍片可能导致漏电流的再次出现。GAA 技术应运而生，作为 FinFET 的进化版，其晶体管结构再次发生了变革。在 GAA 中，源极和漏极不再呈现鳍片状，而是 被设计成穿过栅极的棒状，使得栅极能四面环绕源漏极。这样的设计增加了栅极的接触面 积，提升了晶体管的电流承载能力，不仅优化性能，还降低了工作电压，有效改善了短通 道效应所带来的问题。

但 GAA 技术在推向市场的过程中也面临一些挑战。制造 GAA 的过程需使用硅（Si）与锗 化硅（SiGe）的外延层交替堆叠，形成纳米级别的超晶格结构，这一结构将作为纳米片晶 体管的基础。随后步骤需要沉积精密的电介质隔离层以保障源极和漏极的完整性并确立栅 极的精确宽度，继而通过复杂的刻蚀工艺移除定义通道区域的牺牲层。牺牲层移除后，剩 余的结构空隙，包括纳米片间的微小缝隙，必须被高性能的电介质材料和新型金属栅极材 料所填充。目前，钴、钌、钼、镍以及多种合金作为栅极材料的可能性正在评估中。在辅 助技术方面，EUV 极紫外光刻技术的成熟程度也是推动 GAA 市场应用的关键因素，如提升 光刻功率和解决光子噪音问题。光刻技术的精进将直接影响晶体管制造的精确度和产量， 对于实现更小节点的 GAA 而言尤其关键。 台积电决定在其 3nm 技术节点上继续使用 FinFET 而非过渡到 GAA，我们认为这一选择是 出于其在技术成熟度、产业链稳定性和客户需求方面的权衡考虑。首先，台积电加入 GAA 技术竞赛的时间线相对于三星稍晚，因此在 3nm 节点上坚持使用 FinFET 可以确保为客户 提供成熟、可靠的技术解决方案。这样做能最小化过渡风险，确保客户在转向 3nm 设计时 的连续性和稳定性。其次，台积电采用 FinFET 的决定也是为了保护客户的现有投资。客户 不需要为了适应新的晶体管结构而对现有设计进行大幅修改，这有助于缩短产品上市时间， 并降低研发成本。

台积电均计划在 2nm 转移到 GAA，英特尔预计在 20A 制程中使用 GAA。台积电计划在其 2nm 芯片上放弃 FinFET 晶体管，转而采用 GAA 设计，且在 2023 年 10 月 19 日的法人 说明会上称计划在 2025 年开始量产 2nm 芯片。英特尔也不甘落后，在 2021 年的“英特 尔加速创新：制程技术和封装技术线上发表会”上，公司表示在 Intel 20A 制程上，将导入 采用 GAA 技术的 RibbonFET 晶体管架构，该制程有望在 24H1 开始量产。

Q2：如何解决半导体先进制造过程中的环保问题?

Pat Gelsinger 回答：“数十年来，英特尔一直是半导体行业在环保方面的引领者。公司的三 位创始人对气候和环境等议题的关注使得环保精神从英特尔成立就融入了公司文化。这三 位公司和硅产业的奠基人分别是戈登·摩尔（Gordon Moore）、罗伯特·诺伊斯（Robert Noyce）和安迪·格鲁夫（Andy Grove）。 我们制造设施中约有 90%使用的是绿色能源。我们将在 2040 年实现净零排放。然而，这 不仅涉及能源和绿色能源，还包括水资源的问题。例如，我们在亚利桑那州的 Fab 位于沙 漠中心，我们的水回收利用率约为 92%。如果将其与所有水回收利用措施结合起来，我们 的水回收利用率将超过 100%。此外，我们重视处理氯化物和其他有害物质，以及如何从制 造过程中有效去除这些物质。”

Q3：如何看待半导体行业创新能力和制造规模的关系？

Pat Gelsinger 回答：“有多少人相信我们将迎来一个更加数字化的未来呢？当思考数字化未 来时，在哪里建立数字化未来的问题。1990 年，80%的半导体在美国和欧洲制造，而如今 80%的半导体在亚洲制造。我们需要的是遍布全球的平衡而有弹性的供应链，这也是我们 通过芯片法案要实现的目标。未来 50年，技术供应链对我们的数字化未来比石油更为重要。 我们的数字化未来依赖于半导体，而半导体是一种规模化生产的制造业。工程和创新永远 在探索。晶圆厂是需要持续学习不断精进，每一批次晶圆的遥测读数等都是在学习缺陷密 度、新材料理解、新缺陷模型、新设备效率方面的经验。如果我们要成为数字化未来的引 领者，我们就必须成为规模化制造商。 在我成为首席执行官之前，英特尔向股东分红了 700 亿美元，资本支出 500 亿美元。我为 公司制定的五年计划是资本支出 1,500 亿美元，且分红给股东 200 亿美元。我们通过这些 项目正在重振先进制造业，使其在数字化未来的核心技术领域处于领先地位。”

Q4：英特尔在开发人工智能硬件方面做了哪些工作？

Pat Gelsinger 回答：“在 13 年前离开公司时，英特尔中断了本可以改变人工智能形态的 Larrabee 项目，旨在 x86 架构中进行高吞吐量计算。而英伟达在人工智能硬件的研发上获 得了英伟达全体的支持。 我们的战略首先是使人工智能民主化。我们希望让每个应用开发者都能使用人工智能，而 不仅是那些拥有大量数据集和高性能计算能力的公司。我们的下一代客户端处理器将使标 准的 PC 中的 NPU 拥有 20 TOPS 算力，比 15 年前的高端超级计算机还要多。 为此，我们正在推动一项名为 SYCL 的技术，它是一种开放的标准并行 C++语言，以取代 像 CUDA 这样的专有技术。我们希望在高性能培训领域展开竞争，并将其内置到我们的标 准至强处理器中，从而真正使人工智能适用于所有人。 我曾帮助创建 IEEE ，这是 64 位和 80 位浮点标准。现在大家都在用 FP 8，这是一种 小型数据类型，适合创建一些小型的概率猜测，而不是大矢量。人工智能对于大多数事情 来说，只是一种概率猜测，因此其变化迅速，稀疏矩阵和不同的算法模型都在迅速取得突 破。总体而言，我们至少有十年甚至二十年的时间进行纯粹的创新，这需要大量的数据、 强大的网络和庞大的计算能力。”

英特尔特尔推进 AI 产品布局是 oneAPI，于 2019 年底开始测试，2020 年 9 月推出了 1.0 正式版，比 CUDA 晚了 13 年。对此，英特尔也承认 oneAPI 推出较晚，但同时也认为目前 只是 AI 的起步点。对比英伟达 CUDA 于 2007 年发布，通过先发优势和长期耕耘，生态圈 已较为成熟，为英伟达 GPU 开发、优化和部署多种行业应用提供了独特的护城河。全球 CUDA 开发者 2020 年达 200 万，2023 年已达 400 万。oneAPI 不直接与 GPU 通用运算 生态圈的领军 CUDA 竞争，而是横跨 CPU、GPU、FPGA、NPU 等多种硬件，以及 CUDA、 ROCm 等不同软件平台，试图建立统一的生态圈，但这种兼容所有软件和硬件的思路，落 地效果如何，能否突出 CUDA 重围，目前看还需进一步判断。

Q5：人工智能的未来发展是构建更大模型或其他路径？此外，如何看待软、 硬件在此过程中的作用？

Pat Gelsinger 回答：“是的，当前存在着大量需要完成的工作。如何将通过训练生成的庞大 模型压缩成适用于服务器甚至个人台式机单个节点的形式，以及如何实现这一压缩过程， 我认为这将继续推动人工智能民主化的理念。我们不能让超高端高性能计算机成为模型训 练的唯一途径，必须实现成本的降低。在人工智能算法领域，我们也正在进行创新。采用 更稀疏的表示方法来获得更大的内存空间。如果将计算视为张量计算与吞吐量计算的领域， 那么当我们获得更稀疏的矩阵时，这两个领域将更加密切地结合在一起。 目前尚不清楚在未来几年内，在人工智能领域占主导地位的算法是否会在创新中被取代。 因此，如果有人告诉我能预测人工智能的下一个重大突破是什么，我会感到怀疑。我们用 启发式理解多种被证明有效的算法，将不同组合的算法对特定数据进行训练和处理，并从 中获得海量信息。我预计未来十年仍将如此。

确保这些模型的安全性成为一个关键问题。当你投入数十亿计算小时来打磨一个模型时， 你面临着一个抉择，是将其公之于众，还是进行严格保护？此外，模型的分布式再训练方 法也是一个充满挑战的领域，因为你可能期望医疗数据不会在模型中暴露，并需要考虑与 之相关的偏差问题。对于竞争模型，如何确保模型本身首次训练时不受带有偏见的数据影 响，同样值得思考。” 英特尔也于 2024 年 1 月 4 日在 DigitalBridge Group 等投资者支持下围绕其 AI 软件业务成 立新的独立软件公司，新公司名为 Articul8AI，作为英特尔于波士顿咨询（BCG）合作开发 AI 技术的衍生成果。英特尔开发的多模态生成式 AI 系统，运用 BCG 自身数据进行训练， 使用英特尔超级计算机在 BCG 的数据中心运行，以解决隐私和安全方面的担忧，并以成本 可持续的方式进行运营。 在加速器内部逻辑设计方面，我们认为未来可能会更加激进地推进低精度量化计算和稀疏 计算。当前的学术研究显示，如果能将量化推进到例如 4 位，将显著减小相关计算单元所 需的芯片面积，同时降低模型在内存中的空间需求。这一进展将有望提高计算性能和效率， 同时减小硬件的占用，为移动端 AI 的更优设计创造可能性。高通产品管理高级副总裁 Ziad Asghar 在 Meet 2023 智能未来大会上表示，若将 FP32 浮点模型转换为 INT4 模型，能效 将提升 64 倍。若将 INT8 浮点模型转换为 INT4 模型，能实现 60%的能效提升和 90%的 AI 推理速度提升。

大模型压缩技术为模型轻量化和端侧运行提供基础。模型压缩是将深度学习模型的参数量 和计算量减少的技术，目的是在节省资源的基础上提高模型的运行效率，同时尽量保持模 型的性能和准确性。模型压缩的方法主要包括：1）知识蒸馏（Knowledge Distillation），让 小模型去拟合大模型的输出技术，从而使得大小模型获得相似的函数映射；2）剪枝 （Pruning），在训练或微调模型中通过删去非重要参数或通道来减少模型的大小和复杂度； 3）量化（Quantization），将模型参数的激活值从高精度（如 FP32）转换为低精度（如 FP8、 INT4），从而减少模型的存储空间，提高模型的推理速度；4）轻量化结构（Low-Rank Factorization），通过矩阵和张量分解来识别深度神经网络的冗余参数。当需要减小模型大 小时，低秩分解技术通过将大矩阵分解为较小的矩阵来提供帮助。

Q6：英特尔如何看待与谷歌、微软等科技公司的关系？

Pat Gelsinger 回答：“在多个层面上，谷歌、亚马逊、微软、阿里巴巴都是英特尔最重 要的客户。尽管其中的大多数公司都在某些领域与我们存在竞争关系。具体来讲，虽然 谷歌拥有设计 TPU 的能力，而英特尔也具备设计和工程实力来推出类似的产品，但我 们仍然希望谷歌选择使用英特尔的代工厂和晶圆。因此，在许多情况下，很难明确谁是 竞争对手，谁是合作伙伴，毕竟这个领域的覆盖面广。

科技行业的行业特点使得科技公司在开放的环境中蓬勃发展，坚信开放标准能推动创新。 在这个层面上，我们深刻认识到这一点，但科技创新也因合作而繁荣兴旺。”

Q7：如何进行技能再培训，以确保团队为未来的转型做好准备？

Pat Gelsinger 回答：“对于技能再培训和劳动力发展，我们面临一些挑战。然而，我们坚定 不移地招募新的大学毕业生，因为这些年轻人能带来崭新的思维，不受过去的局限。随着 年龄的增长，人们可能会逐渐产生对创新的限制性观念。因此，保持创新的源泉至关重要， 而这源泉往往由新一代技术推动，例如人工智能的崛起。为了应对这一挑战，我们需要不 断引入杰出的新鲜血液，并快速将他们融入工作环境，通过实践培养他们的技能。 与此同时，我们持续投资劳动力发展，以满足公司内部和未来的需求。每位首席执行官都 会经历起伏。为了实现这一目标，我们不仅进行了巨额的资本投资，还宣布了一项总额 1 亿美元的计划，其中 5000 万美元来自英特尔，5000 万美元来自国家科学基金会，专门用 于我们正在兴建的制造基地的劳动力发展。英特尔实验室积极参与研究论文、开源项目、 研究项目的资助，而 MIT 是我们重点资助的大学。”

Q8：展望五年后需要的工作人员与之前的一代相比有何独特之处？

Pat Gelsinger 回答：“未来的工作人员用 AI 工具的技能将和我曾使用电子表格般普遍。这 将成为他们工作的标配工具。在英特尔工厂中，以每周生产 1000 块晶圆所需的人工工时为 比较基准，英特尔仍有自动化和效率水平的提升空间。因此，英特尔需要多种人才助力英 特尔打造最高效、自动化水平最高的工厂。 根据英特尔官网显示，公司旗下开发工业 4.0 智能制造解决方案和工厂自动化 AFS 解决方 案（Automated Factory Solutions）。其中工业 4.0 的技术特点包括运用信息技术（IT）和 运营技术（OT）集成工厂数据，借由边缘计算和 AI 捕捉和处理边缘设备数据，利用机器视 觉检测工艺缺陷能，提升自动化程度，从而改善运营质量，减少停机时间。而工厂自动化 解决方案已服务于全球 29 家英特尔工厂，通过数字孪生系统优化物料自动搬运系统、快速 识别运维点等提升工厂运营效率。例如大连“非易失性存储器”制造工厂采用工业 4.0 解决 方案，在设计中将存储部分放到天花板上，利用机器人在车间顶部进行有序生产。整个车 间内仅需几名工作人员在座位上对机器人生产过程进行远程监控，基本上实现自动化操作。”

Q9：如何看待学术界研究与工业界商业化落地之间的差距？

Pat Gelsinger 回答：“在 CHIPS 法案中，让我振奋的一点是 NSTC（National Semiconductor Technology Center），即国家半导体技术中心，相关的还有我称之为“Security Facility Sidecar”。晶圆厂的成本实际上高达 200-300 亿美元。与之相比，MIT 纳米中心的整体预 算为 6000 万美元的设备，每年运行费用 1000 万美元。建造一个先进的现代晶圆厂需要 200 亿美元，我们至少需要十二台 2.5 亿美元的光刻设备。通过 Sidecar 项目能满足研究人员对 于先进制程工艺技术的探索需求。 那么我们如何弥合这两个世界之间的差距呢？我将其称为“Sidecar”，即副驾驶舱。我希望 借助英特尔正在建设的“超级高速公路”，创造一个研究副驾驶舱和一个安全副驾驶舱，以 满足国防、情报等领域的所有独特需求。因此，我们既需要满足需求的特殊安全设施，还 需要创造适用于研究创新的环境。那么，我们应该如何创造适宜的环境，并在 NSTC 的支 持下形成中途站呢？这个中途站将成为商业投资和我们共同进行的基础创新研究工作的关 键组成部分。我们启动了 University Shuttle Program（大学穿梭计划），允许科研人员在 Intel 16 工艺的基础上进行设计。我急切希望未来将其提升到 Intel 3。2021 年我们运行了大约 60 次项目，而在 2022 年我们运行了大约 400 次项目，我的目标是每年增长一个数量级， 以便更多的大学和研究者能使用现代技术节点，用于他们的研究、设计以及技能培训。这 是我希望实现的愿景，而 CHIPS 法案是构建副驾驶舱和扩大穿梭计划的关键组成部分。”

Q10：除了硅以外，还有哪些材料能被使用在半导体先进制程中？

Pat Gelsinger 回答：“硅就像上天赐予人类的宝贵礼物一样，拥有坚固的四价结构、极高的 稳定性和制造便捷性。硅本质上是我们构建微电子学的基石。硅的独特之处在于，我们能 将各种原子和分子注入其中，展现了惊人的多功能性。当我们观察今天的硅芯片时，实际 上其中所含的硅有限。晶体管常采用高介电常数的金属栅以及其他不同的材料。 我曾说过，我们在探索元素周期表的道路上未竭之前，我们的工作并未完成。我们将不断 寻找添加新材料、利用上帝所赋予我们的这个基石的方法，持续在其表面和内部引入更多 元素，以实现性能提升。当前，关于铁电材料（Ferro-electronics）的研究活跃。我们致力 于将其层叠在硅表面，因为如果能在硅的表面成功应用，我们就可以应用在自己的大规模 工厂、各种设备（如刻蚀机、沉积机、光刻机等）。 因此几乎任何材料都有可能。我们渴望不断开启元素周期表的创新之门，发现新分子，进 一步加强我们对硅这一材料的利用。正如我们在量子点计划中所做的那样，我们与其他采 用超冷效应或激光等方法的计划不同，而是选择在硅上进行实验。我相信，通过这种方法， 我们将成功赢得生产第一台实用量子计算机的竞争。也许你持有不同的观点，喜欢其他技 术，那也没关系，竞争会继续进行。我坚信到 2030 年左右，我们将推出可持续的量子计算， 以及在实际算法上实现量子优势。谈到人工智能与高性能计算的交汇，下一代超级计算机 将以量子计算为基础，我估计在 2030 年左右将实现这一目标。”

英特尔自 2015 年起在量子计算机领域投入资源研究，目标是在 2025 年前实现 1000 个量 子比特的可通用量子计算系统，以及在 2030 年实现拥有一百万个量子比特的计算机。现在 的量子系统只包括数十或数百个纠缠的量子比特，这限制了它们解决现实世界的问题。为 了实现量子实用性，商业量子系统需要扩展到超过一百万个量子比特，并克服量子比特脆 弱性和软件可编程性等艰巨挑战。 英特尔于 2015 年投资 5000 万美元给荷兰量子研究机构 QuTech，2018 年发布 49 个量子 比特的量子芯片 Tangle Lake，在 2020 年发布量子芯片 Horse Ridge II 实现操控和读取量 子比特状态。2023 年英特尔发布硅涡旋量子芯片 Tunnel Falls，其在 12 寸硅晶圆上生产， 利用了 EUV 光刻，晶圆良率达到 95%。相较超导量子比特芯片对极低温要求更低，有望显 著降低量子计算系统复杂性。在硅自旋量子比特中，信息的编码（0/1）是通过单个电子的 自旋状态（上/下）实现的。硅自旋量子比特本质上可视为单电子晶体管，因此英特尔能采 用与标准CMOS生产线相似的工艺流程进行制造。英特尔致力于提升Tunnel Falls的性能， 将其与英特尔量子软件开发工具包（SDK）紧密集成，融入英特尔的量子计算堆栈中。

Q11（台下提问）：是否能对初创公司的代工厂选择上提供一些建议？

Pat Gelsinger 回答：“英特尔对风险投资项目的热情体现在对穿梭计划的支持上。该计划提 供一个直接通向工厂启动的路径。只需要通过两步审核，就能将我们作为启动计划的代工 工厂，成为我们的大规模早期用户。作为一家早期的 Fab 提供商，在 EDA（电子设计自动 化）和 IP（知识产权）生态系统方面仍有进步的空间。但我们将在未来几年内共同努力构 建并完善生态系统。”

Q12（台下提问）：生物材料在行业和未来的制造业中发挥作用吗？

Pat Gelsinger 回答：“随着时间的推移，涌现了许多关于不同计算结构和多种内存结构的创 新想法，然而重要的很少。尽管人们讨论了多种途径，但最终业界只获得了三至四种存储 器类型和几种晶体管类型，它们在市场上占据主导地位。硅作为核心材料的位置重要， CMOS 和 NP 器件的基本原理在数字晶体管领域的影响持续。硅已经被证明在这方面具有 高度可扩展性，而生物计算机展示的优势较少。 从我之前的评论可以看出，量子计算属于一个完全不同的领域，其超越了数字计算，带来 的效果与我们熟悉的数字计算有着根本的不同。这个领域的潜力是令人兴奋的。我们同时 也在探索神经形态计算等领域，这是我们另一个研究的方向。即便如此，我们始终努力在 硅基础设施上进行实验，以确保我们能随着时间的推移有效地扩展这些技术。”

Q13（台下提问）：SEMATECH 的概念正确吗

Pat Gelsinger 回答：“我认为 SEMATECH（美国半导体制造技术战略联盟，Semiconductor Manufacturing Technology）催化和复苏了美国的半导体产业，即使特定的研究和合作模式 并没有像预期般有效地商业化。因此，当我们思考国家半导体技术中心（NSTC）时，我认 为 SEMATECH 的经验需要在我们塑造产业下一个结构化时引起大家思考。” * SEMATECH 成立于 1987 年，于 1988 年开始运营，其宗旨是加速美国半导体产业的技术 创新向制造方案的商业化转化业。其使命有二：其一，提高半导体技术的研究数量；其二， 为联盟内的成员企业提供研发资源，使其能分享成果、减少重复研究造成的浪费。各大公 司的技术精英在联盟中能充分地交流，获取最新信息，和解决问题，极大地加快了创新速 度。技术人员在联盟中工作 6 至 30 个月不等，当特定项目结束后，就会回到自己的公司， 并把新方法、新思路、新信息反馈给各成员公司，由此实现技术的快速扩散。

Q14（台下提问）：如何重新激发风险投资机构对半导体的投资热情？

Pat Gelsinger 回答：“过去的 8 年中，半导体领域的风险投资似乎出现了某种程度的复苏， 虽然半导体整体的投资活跃度尚未达到其他领域的水平。相关投资活动主要表现在网络组 件以及新兴的人工智能芯片、射频传感器等。风险投资机构通常是对事物做出回应而引领 变革。我认为如果 NSTC 开始创新，风投机构将会做出积极回应。因此，CHIPS Act、NSTC、 ITC 视为触发一系列其他创新的基石。当我与 ASML（光刻 EUV 设备制造商）负责人会面 时，他们提到 ASML 的下一个研发地点将设在俄亥俄州。 从 CHIPS Act 启动以来，美国宣布了五个重要的制造设施，其中包括三星、TSMC 和美光， 而英特尔也宣布了两个。尽管这并不能彻底改变世界格局，但在过去的十年中，美国制造 业公布的投资计划数量超过了前十年。我们的目标犹如登月计划，即在未来十年内将美国 占全球先进芯片制造的比例从 20%提高到 40%，这将是里程碑式的成就。”

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）