2023年半导体设备行业专题报告：算力驱动HBM需求，先进封装乘风而起

一、HBM：高算力市场驱动，兵家必争之地

（一）高性能计算是 HBM 的主要应用场景

HBM（High Bandwidth Memory, 高带宽存储器）是一种基于3D堆叠工艺的内存 芯片。通过引入TSV（Through Silicon Via，硅通孔）和3D芯片堆叠等先进封装技 术，多层DRAM芯片得以相互之间形成连接并垂直堆叠在逻辑芯片上方，再在封装 环节通过2.5D封装工艺（CoWoS-S工艺）将HBM与GPU直接通过硅中介层（Si Interposer）连接，以此突破单个DRAM芯片的带宽瓶颈，从而可以实现大容量、高 位宽、低能耗的DDR组合阵列。

随着预训练技术的进步，AI模型参数量极速扩大，GPU内存容量成为制约因素。生 成式AI的训练对GPU进行大规模并行计算的速率要求在持续提升，但计算过程本身 需要算力、存力、运力三者同时匹配。根据《AI and Memory Wall》，在GPT-2之前 的模型时代，GPU内存还能满足AI大模型的需求，但随着Transformer模型的大规模 发展和应用，模型大小每两年就会平均增长410倍。GPT-3等大模型的参数增长已经 超过了GPU内存的增长，传统的内存设计趋势已经不适应当前的需求，芯片内部、 芯片之间或 AI 加速器之间的通信成为了AI训练的瓶颈，AI训练不可避免地遇到了 “内存墙”问题，即内存的容量或传输带宽有限而严重限制CPU性能发挥。

与DDR相比，HBM具有更高的带宽和更低的能耗，更适合作为高性能AI芯片的存储 方案。面对“内存墙”挑战，HBM就是为提高传输速率和降低功耗应运而生的重要 技术路线。根据海力士官网，公司的HBM2和HBM2E分别可以达到256GB/s和 358GB/s的带宽，是GDDR 6的4.5/6.5倍；而在功耗方面，HBM2 4H的功耗比GDDR5 降低了50%。因此，HBM可以说是目前最符合AI芯片需求的存储方案，在提高传输 速度的同时显著降低了运行时产生的功耗成本。

自2014年SK海力士正式推出HBM产品，HBM技术已经历五次迭代。2014年，SK海 力士与AMD合力首次将硅通孔（TSV）技术应用于DRAM，推出了全球首款HBM产 品；2018年，第二代HBM产品—HBM2问世，通过采用伪通道模式和防过热保护等方式，HBM2在数据速率方面较HBM1具有更高的能效；2020年，第三代产品HBM2E 发布，与HBM2相比，HBM2E具有技术更先进、应用范围更广泛、速度更快、容量 更大等特点；2021年，第四代产品HBM3新增了定制设计的ECC校验（On Die-Error Correcting Code）功能，可使用预分配的奇偶校验位来检测和纠正接收数据中的错 误，在进一步提高带宽和传输速度的基础上增强了可靠性；2023年，第五代产品 HBM3E也顺利产出，在HBM3的基础上再次加强了性能表现、散热性能和后端兼容 性。从HBM1到HBM3E，堆叠高度增加了3倍（4层到12层），带宽增长了近10倍 （128GB/s到1024GB/s），I/O速度提升了8倍（1Gbps到8Gbps）。

HBM4预计在2026年问世，将采用更宽的2048位内存接口以及下一代混合键合工艺。 从HBM1到HBM3E，HBM在所有迭代中都保留了相同的1024位（每个堆栈）接口， 即具有以相对适中的时钟速度运行的超宽接口。然而，随着内存传输速率要求不断 提高，这一速度将无法满足未来AI场景下的数据传输要求。为此，下一代HBM4需要 对高带宽内存技术进行更实质性的改变，将采用更宽的2048位内存接口，理论上可 以使传输速度再次翻倍，例如，目前英伟达的量产旗舰AI GPU H100搭配的六颗 HBM3达到6144-bit位宽，如果内存接口翻倍到2048位，英伟达理论上可以将芯片数 量减半到三个，并获得相同的性能。不仅如此，根据海力士在投资者交流会透露，将 把下一代后处理技术“混合键合”应用于HBM4产品。与现有的“非导电膜”工艺相 比，该技术提高了散热效率并减少了布线长度，从而实现了更高的I/O密度。

国内外头部芯片厂商均采用HBM作为主流高端AI芯片存的显存方案。得益于AI芯片 对于高算力、高存储、低能耗的主要诉求，HBM被越来越多的厂商采纳作为高端AI 芯片的显存方案。例如，目前市场上最主流的NVIDIA的A100和AMD的MI250X就分 别搭载了80/128GB的HBM2E，而性能更为优异的H100则搭载了80GB HBM3；多 数CSPs自研的加速芯片无论架构如何改动，大部分也均以HBM2/2E作为主流显存 规格。

英伟达是高端AI GPU的主要提供者，A100/H100显卡已成大部分AI巨头厂商囤货目 标。在这次的AI热潮之下，一直坚持押注AI未来的英伟达成为了受益最多的公司之 一，旗下销售的A100芯片和推出的H100芯片是目前训练大模型效率最高的芯片，几 乎成为了所有AI公司的“必备品”，OpenAI使用了约1万颗英伟达GPU来训练GPT3.5模型，而Meta在去年宣布建造全球最快的AI超算“RSC”包含16000颗A100 GPU。 H100在去年9月20日正式推出，相较于A100，H100单卡在推理速度上提升3.5倍， 在训练速度上提升2.3倍；如果用服务器集群运算的方式，训练速度更是能提高到9 倍，原本一个星期的工作量，现在只需要20个小时。尽管H100的单价大约是A100的 1.5～2倍左右，但训练大模型的效率却提升了200%。如果搭配英伟达最新的高速连 接系统方案，每美元的GPU性能可能要高出4-5倍，因此受到客户追捧。

2023年11月，英伟达发布了目前世界最强的AI芯片H200，搭载6颗HBM3E，内存为 此次升级的重要方向，性能较H100提升了60%到90%。根据英伟达官网，H200作为 H100的升级款，依然采用Hopper架构（1GPU+6HBM）和台积电4纳米工艺，GPU 芯片没有升级，核心数、频率没有变化，主要的升级来自于首次搭载HBM 3E显存， 在H100（80GB HBM 3，3.35TB/s）的基础上将显存升级到了141GB，直接提升76%， 运行速率可达4.8TB/s。在HBM 3E加持下，H200让Llama-70B推理性能几乎翻倍， 运行GPT3-175B也能提高60%。同时，英伟达还表示H200与H100完全兼容，意味 着将H200添加到已有系统中不需要做任何调整，原先使用H100训练/推理模型的企 业，可以无缝更换成最新的H200。

AMD加速在AI加速卡领域的追赶节奏。2023年12月6日，AMD在“ADVANCING AI” 上发布了MI300系列AI加速卡。架构方面，MI 300X采用最新一代CDNA3架构，由8 个XCD（加速计算芯片）、4个IO芯片（接口芯片）、8颗HBM3（三星高性能存储芯 片）组成，采用3.5D封装；算力方面，MI 300X的加速模块采用了台积电5nm工艺， 峰值半精度（FP16）性能和峰值双精度（FP64）性能分别达到2614.9/163.4 TFlops， 计算性能是英特尔H100 SXM5的1.3倍。内存方面，MI300X采用192GB HBM3（12- Hi）内存，比前代MI250X（128 GB）高 50%。该内存将提供高达5.3 TB/s的带宽和 896 GB/s的Infinity Fabric带宽。

（二）AI 服务器出货量提升将持续带动 HBM 市场扩大

AIGC时代下，算力储备正成为云厂商的核心竞争力。随着人工智能技术的快速演进 赋能各个行业，支撑创新服务发展，未来基于AIGC带动的云计算需求将会是IaaS领 域增长的持续驱动力，各大云计算厂商均着力布局人工智能以把握未来趋势。 目前，亚马逊AWS已形成了AI平台、AI服务、AI基础设施的全方位布局，并与英伟 达合作，致力于大型机器学习模型训练和生成式AI应用程序构建；微软依托ChatGPT， 推出Microsorft 365 Copilot、NewBing、Security Copilot一系列应用，迅速抢占大语 言模型应用市场；Google则自主研发了LaMDA大语言模型，并推出AI产品Bard，在 此背景下，高性能计算对算力储备的需求将持续增长。根据Counterpoint，2023年全 球云服务提供商的资本支出预计将同比增长7.8%，总资本支出中约有35%用于IT基 础设施（包括服务器和网络设备），相较2022年增长2pct；到2023年，微软（23%） 和亚马逊（22%）将占全球云厂商总资本支出的近半份额，美国超大规模云厂商（微 软、亚马逊、谷歌、META、甲骨文、IBM）合计资本支出将占全球总资本支出的91.9%。

从AI相关基础设施投入来看，根据Counterpoint，微软是相关投入比重最高的公司， 其13.3%的资本支出将用于例如AI服务器等人工智能基础设施建设。其次是百度，相 关支出约占其总资本支出的9.8%。 从AI服务器采购量来看，根据TrendForce，2022年AI服务器采购主要以北美四大云 端业者Google、AWS、Meta、Microsoft为主，合计占66.2%；而中国近年来随着国 产化加速，AI建设浪潮随之升温，字节跳动的采购数量最高，年采购占比达6.2%， 其余公司包括腾讯（2.3%）、阿里巴巴（1.5%）与百度（1.5%）。 整体上来说，尽管中国企业在人工智能方面的投入占比更大，但由于总体资本支出 较低，AI服务器采购量和算力储备均明显低于美国同行企业。

AIGC大模型的训练和推理需要大量的高性能计算（HPC）算力支持，全球AI服务器 及AI芯片需求维持增长。根据TrendForce，2023年全球AI芯片的出货量预估将增加 46%，AI服务器（包含搭载GPU、FPGA、ASIC等）出货量可达120万台，同比增长 38.4%，占整体服务器出货量近9%；到2026年，预估全球AI服务器出货量可达237 万台，2023-2026年CAGR达29%；国内市场来看，根据IDC，2022年我国大陆AI服 务器出货量达28.4万台，预计到2027年达到65万台，2022-2027年CAGR为17.9%。

AI服务器GPU的需求是HBM最主要的增量空间。普通服务器以CPU作为算力的提供 者，采用的是串行架构，擅长逻辑计算、浮点型计算等方面。因为在进行逻辑判断时 需要大量的分支跳转处理，CPU的结构往往相当复杂，算力的提升主要依靠堆砌更 多的核心数来实现。而AI模型训练的算力需求已经远超CPU可以提供的计算能力， 因此AI服务器普遍采用CPU+GPU的异构结构，由CPU发出调度指令，利用GPU可 以进行多线程吞吐数据的优势，增强其在梳理密集型数据运算，如图形渲染、机器 学习等领域的表现。 从成本拆分来看，根据SemiAnalysis，搭建一套AI服务器（如DGX H100）的总成本约为27万美元，比搭建一套普通服务器（如Intel Sapphire Rapids）要高出近25倍， CPU、存储、网卡等多环节价值量均有所提高。其中，GPU是AI服务器成本占比最 高的部分，高达72.5%，也是对比传统服务器的纯增量空间。由于AI服务器一般需要 搭配8张GPU，而GPU的显存方案基本以HBM为主，所以AI GPU将会成为HBM主 要的需求来源。

算力需求井喷叠加供应紧张推动HBM市场规模迅速扩大。根据TrendForce，目前高 端AI服务器GPU搭载HBM已成主流，预估2023年全球HBM需求量将增长60%，达到 2.9亿GB，并且2024年还将继续增长30%。而与HBM旺盛需求形成对比的是，2023 年受到AI需求爆发式增长导致客户的预先加单，即便存储厂扩大产能但仍无法完全 满足客户需求，2023年HBM供需比为-2.4%。供不应求下HBM单价正持续上升，根 据《科创板日报》援引BusinessKorea报道，HBM价格在今年年中就已经达到了约15 美元/GB，是DRAM产品的5-6倍；同时根据TrendForce预测，虽然同一HBM产品的 平均销售单价会逐年下降，但迭代的HBM3和3E价格将显著高于HBM2，预估HBM 整体平均销售单价将在24年维持同样水平。 量价齐升背景下，以平均售价15/20/25美元计算，2022-2024年全球HBM市场有望 从扩大至56.55/75.40/94.25亿美元，2022-2024年CAGR约为44.2%。

HBM3作为迭代技术，市场比重预计将不断扩大。根据TrendForce，2022年HBM2E 和HBM3的市场比重分别为70%和8%，2023年HBM主流需求从HBM2E陆续转向 HBM3，需求比重预计分别是50%和39%。而随着2024年使用HBM3的加速芯片陆续 放量，且受益于其更高的平均销售单价，预计2024年HBM市场需求将大幅转往HBM3， 比重预估可以达到60%。

从竞争格局来看，HBM市场的主要参与者为存储厂，其中海力士如今市场份额最高。 目前HBM市场的主要参与者为SK海力士（SK hynix）、三星（Samsung）和美光 （Micron），根据TrendForce统计，2022年三家存储厂的市场份额分别为50%、40% 和10%。目前SK海力士（SK hynix）HBM3产品较为领先，是NVIDIA Server GPU 的主要供应商；三星则着重满足其他云端服务业者的订单，在客户加单下，今年与 SK海力士的市占率差距会大幅缩小，预计2023~2024年这两家存储厂的HBM市占率 将会持平，合计拥HBM市场约95%的市占率，仅在客户组成方面、季度出货表现上 或有先后。美光则在今年宣布放弃HBM3的研发，专注开发HBM3E产品，相较前两 家韩厂大幅扩产的规划，预计2022-2023年美光的市占率会受排挤效应而略为下滑。

为顺应AI加速器芯片需求演进，存储厂正积极布局下一代HBM技术。HBM2E技术上， 三家都已有成熟的解决方案提供：两家韩系存储厂海力士和三星已完成HBM3技术 开发，开始为NVIDIA H100/H800以及AMD的MI300系列供应HBM，美系存储厂美光 则选择跳过HBM3，直接开发HBM3E。在HBM3E技术上，根据TrendForce 11月的 披露，美光已于今年7月底提供8hi（24GB）NVIDIA样品、海力士已于今年8月中提 供8hi（24GB）样品、三星则于今年10月初提供8hi（24GB）样品。由于HBM验证 过程繁琐，预计耗时两个季度，因此最快在2023年底可望取得部分厂商的HBM3E验 证结果，三大存储厂均预计于2024年第一季完成验证。更为先进的HBM4 12hi（12 层）产品将于2026年推出，而16hi（16层）产品则预计于2027年问世；HBM4或将 首次看到HBM最底层的Logic die采用12nm制程wafer，这就意味着单颗HBM产品需 要结合晶圆代工厂与存储厂的合作。

（三）美国高算力芯片禁令升级，国产化替代势不可挡

美国对华芯片出口限制进一步加强，AI芯片国产化是大势所趋。2023年10月17日， 美国商务部工业与安全局更新了“先进计算芯片和半导体制造设备出口管制规则”， 进一步加严对人工智能相关芯片、半导体制造设备的对华出口限制。此次禁令意味 英伟达原本提供的“阉割版”AI芯片A800和H800芯片也将遭到管制，势必会对我国 的AI技术、数据中心以及高性能计算等领域产生影响，延缓我国算力的发展。虽然不 少国内相关厂商（如腾讯、百度等）都已经提前做好芯片囤货来应对此次管制的升 级，但想要永久解决供应问题，只有发展和拥有自己的算力芯片技术和产品，现阶 段AI芯片国产化已刻不容缓。

针对国产AI芯片短缺、大模型落地应用难等挑战，华为推出了昇腾计算产业概念， 旨在推动国内AI产业快速发展。2018年10月，华为在全联接大会上首次公开了昇腾 系列AI芯片，宣布华为AI战略进入新阶段；2019年8月，华为正式发布昇腾910芯片 和全场景计算框架MindSpore，标志其已完成全场景AI解决方案的初步构建；2020 年9月，随着首届昇腾计算产业峰会成功举办，正式宣布迈入昇腾计算产业新时代。 昇腾计算产业是基于昇腾系列处理器和基础软件构建的全栈Al计算基础设施、行业 应用及服务，包括昇腾系列处理器、系列硬件、CANN（异构计算架构)、Al计算框 架、应用使能、开发工具链、行业应用及服务等全产业链。华为昇腾计算产业遵循 “一平台双驱动”的体系，通过构建昇腾基础软硬件平台，分别支撑AI技术生态和AI 商业生态，让技术生态赋能产业生态，产业生态牵引技术进步，从而共同驱动人工 智能产业的发展。

昇腾系列处理器是昇腾计算产业的算力基座。芯片是算力的主要提供者，也是高性 能计算得以实现的硬件基础。华为昇腾系列AI芯片主要包括昇腾310和昇腾910，均 采用达芬奇架构，具备高算力、高能效、架构灵活可裁剪的特性。昇腾310的整数精 度算力（INT8）可达16TOPS，功耗仅为8W，主要应用于边缘计算、模型推理和移动端设备等低功耗领域；昇腾910整数精度算力（INT8）可达640TOPS，性能水平 接近英伟达A100，功耗约为310W，主要应用于AI模型训练等高算力场景。

围绕昇腾系列处理器，华为构建了丰富的硬件产品矩阵，可以满足全场景产业应用。 基于昇腾处理器，华为推出了嵌入式AI模组、AI加速卡、AI服务器、AI集群和智能边 缘等一系列硬件产品，目标打造面向“端、边、云”的全场景AI基础设施方案，覆盖深 度学习领域推理和训练全流程。例如Atlas 800训练服务器搭载了2颗Intel CPU+8颗 华为昇腾910处理器，具有超强算力密度、高速网络带宽等特点，广泛应用于深度学 习模型开发和训练，适用于智慧城市、智慧医疗、天文探索、石油勘探等需要大算力 的行业领域；在华为全联接大会2023上，基于昇腾处理器还推出了全新架构的昇腾 AI计算集群——Atlas 900 SuperCluster，由数千颗昇腾处理器构成，通过华为集群 通信库和作业调度平台，整合HCCS、PCIe 4.0和100G RoCE三种高速接口，可支 持超万亿参数的大模型训练。

全套的软硬件体系加持下，华为可以提供定制化的AI计算中心解决方案。无论是开 发算法平台，还是搭建整套计算中心，华为都可以根据不同行业的客户需求，提供 包括全栈Al计算中心解决方案、云Al计算中心解决方案、轻量化Al计算中心解决方案 在内的三种不同规模的AI计算中心解决方案，做到整套设备“落地即可投入使用”。 目前昇腾计算解决方案已被广泛用于自动驾驶、城市大脑、智慧医疗、智慧交通、语 音识别、自然语言处理等应用场景，在实践中创造了很好的产业价值，有力支撑了 国内Al训练及推理领域的持续发展。

新的出口管制措施将加速国产AI芯片的发展。由于在美国打压下，中国企业将面临 寻找替代供应商或自主研发替代产品的压力，管制加强可能将助力推动国内芯片产 业的技术进步和创新能力的增强，逐渐减轻国内厂商对外国技术依赖的程度，相关 产业链的进展值得积极关注。

二、HBM 对先进封装提出了更高的要求

（一）AI 芯片现主要采用 CoWoS 封装

CoWoS产能受限是目前高性能GPU供应紧张的主要瓶颈。HBM的高焊盘数（high pad count）和短走线长度要求需要CoWoS等2.5D先进封装技术来实现PCB甚至封 装基板上无法实现的密集、短连接。CoWoS是目前的主流封装技术，能够以合理的 成本提供最高的互连密度和最大的封装尺寸，由于目前几乎所有HBM系统都封装在 CoWoS上，并且所有高级AI加速器都使用HBM，因此，几乎所有领先的数据中心 GPU都由台积电在CoWoS上封装。 随着英伟达、AMD等公司的高性能GPU需求井喷，台积电CoWoS产能随之告急，根 据《科创板日报》报道，台积电在6月股东常会上证实由于AI订单需求突然增加，先 进封装需求远大于现有产能，缺口高达10-20%，且台积电CoWoS封测产能不足的部 分订单已外溢日月光、矽品与Amkor等封测厂。

面对产能缺口，台积电正积极扩产以应对新一轮需求浪潮。在今年Q2业绩法说会上， 台积电确认将积极扩充CoWoS产能，将投资900亿元新台币(约28.75亿美元)打造位 于竹科铜锣园区的先进封装厂，预计2026年底建厂完成、2027年第三季开始量产， 月产能达11万片12英寸晶圆，涵盖SoIC、InFO以及CoWoS等先进封装技术，同时 将明年的CoWoS月产能提升至今年的2倍。而为了应对明年的CoWoS扩产需求，台 积电也将部分InFO封装产能从龙潭园区移至南科园区。根据SemiAnalysis预测，台 积电CoWoS相关产能将在23Q3迅速扩大，并在24年持续扩张，主要订单客户以及 仍为英伟达。

2022年涉及HBM和CoWoS-S的高端封装市场规模合计约为5.72亿美元，预计2028 年将增长至26.23亿元，CAGR约为28.89%。根据Yole，高端封装技术主要分为2.5D 封装和3D封装，其中2.5D封装包括UHD FO、模制中介层、硅桥、EMIB以及硅中介 层；3D封装包括HBM、3DS、3D NAND和3D SoC；Yole测算2022年全球高端封装 市场总额为22.1亿美元，2028年可达167亿美元，CAGR约为40%。其中，2022年全 球HBM封装和包含CoWoS-S的硅中介层封装市场规模分别可达4.81亿美元和0.91 亿美元，预计2028年分别增长至24.3亿美元和1.93亿美元，CAGR分别约为31%和 13%。

全球半导体封装设备市场将在2023年实现触底，2024-2026年进入增长区间。根据 TechInsights，2023年全球半导体封装设备市场规模预计为43.45亿美元，同比下降 21.4%，较21年高点下滑近34%；而随着AI、数据中心、高性能计算、5G，以及新 处理技术（混合键合和CSP芯片尺寸封装）投资等因素驱动，预计半导体封装设备 市场将在2024年实现强劲的反弹，到2026年市场规模有望达到历史新高71亿美元， 2023-2026年CAGR达17.8%。

从封装细分设备来看，固晶机市场规模增速最快。半导体后道封装设备主要包括固 晶机、键合机、塑封机、电镀机、切割机等，其中，固晶机的主要作用是将芯片（晶圆）与封装基板之间的电连接点（焊点）牢固连接，以实现电气连接和物理支持。固 晶机定位、连续贴装、温度控制的精度和稳定性将直接影响芯片的散热效率和可靠 性等关键指标，是芯片贴装环节中最核心的设备。根据TechInsights，预计2025年全 球固晶机市场规模可达17.48亿美元，2020-2025年CAGR约为13.0%，增速高于塑 封与电镀机（9.9%）和其他设备（9.8%）。

CoWoS为目前主流的AI芯片封装方案,HBM为其中存储芯片的封装形式。CoWoS 是台积电的一种2.5D封装技术，其中“CoW”指芯片堆叠; “WoS”则是将芯片堆叠在基 板上。即把芯片堆叠起来，再封装于基板上，最终形成 2.5D的型态。

HBM的结构包含多个有源硅芯片（逻辑和 HBM 堆栈），集成在充当顶部有源芯片 通信层的无源硅中介层上，然后将内插器和有源硅连接到包含要放置在系统电路板 上的 I/O 基板上。这样的设计可以减少芯片的空间，同时还减少功耗和成本。 CoWoS（以及HBM）涉及到的工艺包含TSV、Bumps（凸点）、microBumps（微 凸点）、RDL（重布线）等工艺。

HBM的制备流程主要包括四步：（1）在晶圆上制备出TSV并用Cu填充连接电路； （2）晶圆测试；（3）后道工艺制备重布线和凸点、再进行堆叠键合连接（4）封装 测试，此外还包括硅中介层的制备以及其他逻辑芯片的电路集成。

（二）TSV 和键合为 HBM 的核心制程

TSV是HBM制造的核心工艺，价值量占比最高。根据3DIncites，以4层DRAM存储芯 片与一层逻辑芯片堆叠为例，在99.5%的键合良率下，TSV创建和TSV显露分别占总 成本的18%和12%；在99%键合良率下，分别占总成本17%和11%，是HBM工艺中 价值量占比最高的部分。

在TSV工艺中，临时键合/解键合、电镀、背面通孔露出和背面RDL工艺价值量占比 较高。TSV Via-Middle的主要工艺流程包括：硬掩膜CVD-刻蚀-衬底氧化-铜阻隔层 PVD-电镀-CMP-退火-临时键合/解键合-TSV背面显露（背面减薄、刻蚀、CVD和抛 光）-背面RDL（PVD、光刻、清洗、电镀等）。其中，临时键合/解键合、电镀、背 面通孔露出和背面RDL分别占总成本的17%、17%、15%和15%，是价值量占比最大 的四个工艺。

1. TSV制备前道工艺

打通芯片轴向通道，填充铜用于轴向电路连接，TSV制备前道工艺是对芯片轴向线 路的布置。其工艺流程如下：（1）刻蚀：使用硬掩模在硅通孔形成区域绘制电路图 案，利用干刻蚀工艺去除未覆盖硬掩膜的区域，形成深槽；（2）沉积：利用PECVD（化学气相沉积）工艺制备绝缘膜，如氧化物等，这层绝缘膜将用于隔绝填入槽中 的铜等金属物质，防止硅片被后续金属物质污染。绝缘层上还将用PVD（物理气相 沉积）制备一层金属薄层作为屏障，并用于电镀铜层；（3）抛光：完成电镀后，采 用CMP（化学机械抛光技术）使晶圆表面保持平滑，同时清除其表面铜，确保铜只 留在轴向沟槽中； （4）光刻：进行钝化与光刻，完成后续RDL与Bumping的电路图 案绘制。 TSV制备前道工艺主要会应用到离子刻蚀机、沉积设备、电镀设备、抛光设备及光刻 机等半导体前道制程设备。

TSV中最具挑战的工艺是高效完成高深宽比的深硅刻蚀加工。TSV工艺在一般指标 基础上要求刻蚀孔径≤20μm，精度优于±5%，刻蚀深度≥ 200μm。要完成如此高深宽 比的要求，同向化学刻蚀不可行、激光加工的会造成热损伤，需要用到高非等向性 的交替往复式等离子体干法刻蚀。 先用各向同性的腐蚀气体（通常为SF6）在硅片上刻蚀下去一薄层，然后在刻蚀出来 的坑的表面沉积保护层（常用的钝化特气包括CHF3、Ar、NF3和CF4），再用等离子 打掉坑底的保护层，再用各向同性的腐蚀气体刻蚀一薄层，通过这样多次微小的各 向异性腐蚀循环就可以在硅片上实现批量的高深宽比的微孔刻蚀。

TSV制备前道工艺受益企业包括刻蚀设备类、光刻设备类和电镀设备类。其中中微 公司和北方华创作为国产深硅刻蚀机龙头，其高端深硅刻蚀机研发进展顺利，已可 应用于6/8/12英寸晶圆硅通孔刻蚀加工；芯碁微装作为国产直写光刻领军企业，其直 写光刻产品具有成品率高、一致性好的优点，还具有掩膜光刻所不具有的高灵活性、 低成本以及缩短工艺流程等技术特点，未来有望切入先进封装市场；盛美上海在电 镀设备领域积累深厚，是全球范围内少数几家掌握芯片铜互连电镀铜技术核心专利 并实现产业化的公司，新切入的后道电镀设备有望放量。

2. 后道工艺：RDL和凸点（微凸点）制备

RDL和凸点制备，以及晶圆减薄是HBM后道工艺的主要目标。其工艺流程如下：（1） 电镀：通过电镀制备重布线电路，再制备沉积凸点下金属层，通过铜电镀和焊料电 镀两道工序形成铜柱凸块，随后通过晶圆级回流焊设备将这些凸点制成球形；（2） 减薄：进行临时载片键合，将晶片反向研磨减薄至铜填充顶部几微米处，接着进行 硅干法蚀刻，直到铜填充顶部以下几微米处，再进行低温隔离SiN/SiO2沉积，然后 使用CMP去除沉积层及铜显露；（3）前道工序：在铜填充的顶部再制备重布线电路 和沉积凸点下金属层。分别用微小的焊料凸点或带有焊帽的铜柱对晶片进行微凸点 处理；（4）划片：剥离临时载片，并黏贴承载薄膜，制备好的晶圆通过划片后，切 割的芯片即可进入堆叠键合步骤。 HBM的后道工艺主要用到的设备包括电镀设备、回流焊设备、键合机、减薄机以及 划片机等。

HBM后道工艺中的RDL工艺主要是为了优化凸点的位置排布，方便后续堆叠键合工 艺能够准确高效完成。为了在硅片上放置凸块，需要制备由两到四层钛、铜、钨、钯 和镍电镀的凸点下金属化层（UBM）提升其可靠性，此外还可以通过RDL调节凸块 的位置。在区域列阵的倒装芯片设计中，凸块的排布是杂乱的，不方便后续的键合 工艺，因此一般采用细间距周长倒装芯片设计，通过RDL重新排布凸点形成整齐的 队列，方便未来键合工艺时与铜迹线对齐。

目前凸点的制备朝着微型化，密集化的方向发展，微凸点工艺主要通过电镀实现。 凸点朝着越来越小，越来越密的趋势发展，制备材料从铅到锡再优化到铜，间距也 从250微米缩小到20微米，加工工艺的从蒸发法到丝网印刷再优化到电镀。目前微凸 点的制备依赖电镀加工，首先制备晶圆上的聚酰亚胺（PI）树脂。然后在晶圆表面溅射凸点下金属层，通过光刻获得形状尺寸精确的凸点加工点位，接着通过电镀沉积 金属及焊料，并去除光刻胶以及凸点下金属层，最后通过回流焊使焊料变为球状。

HBM后道工艺受益企业包括键合设备类、划片设备类和减薄设备类。新益昌作为国 产固晶设备龙头厂商，其研发的固晶机位置精度为25um，芯片旋转精度为±3°，与 国外竞品10um的位置精度、0.15°的旋转精度仍然存在一定差距，通过与国内各知名 客户合作，未来有望加速追赶；光力科技是半导体划片机“小巨人”，通过先后并购英 国LP公司（半导体划片机发明公司）、LPB公司（划片机气浮主轴公司）、以及以 色列ADT公司（全球第三大划片机公司），已成为半导体划片机领域的国内龙头，其 自主生产的划片机控制精度小于1um，并有望在未来达到并购公司生产的小于0.1um 的精度水平；华海清科是国产 CMP 设备领军企业，并已开拓减薄设备产品矩阵， 其自主研发的超精密晶圆磨削系统实现12英寸晶圆片内磨削 TTV＜1um，达到了国 内领先水平。

3. 堆叠键合

堆叠键合是HBM制程中的核心技术，会影响到芯片的良率以及散热性能。在堆叠键 合阶段通常会对芯片进行填充与施压，有可能造成芯片的翘曲，因此其工艺还在持 续迭代优化中；另一方面，堆叠产生的热阻也会导致HBM层数无法继续提升。 如下图所示，堆叠芯片的热阻与芯片的堆叠层数主要相关，层数越高散热越困难。 具体到单层热阻，其上半部分为芯片热阻，导热性只与自身加工工艺相关；下半部 分为联合热阻，与键合形成的材料结构、填充材料性能相关。而填充芯片空隙是因 为通常键合的两种材料热膨胀系数不同，可防止键合处产生裂纹。

3.1 TC-NCF（典型的基于热压的非导电薄膜）键合

TC-NCF由四个主要步骤组成，包括接触、温度上升、焊料融化和可选的冷却步骤。 具体步骤为：（1）将非导电薄膜粘贴在芯片上并通过视觉对准，键合头对芯片顶部 施加键合力，该力使得焊料变形，使得电路形成良好接触，并方便导电薄膜和基板 间热交换；（2）快速提升键合头温度使得焊料熔化；（3）到达熔点后，键合头还会在峰值温度维持一段时间，以完成焊料充分融化、接头形成以及非导电薄膜固化； （4）键合头抬起不再施加压力，等待芯片冷却到粘合温度或者各个接缝凝固。其中 最关键的步骤是检查铜柱和衬底对齐后之间的焊料融化情况，可以采用共聚焦扫描 声学显微镜等方法。

在《Recent Advances and New Trends in Flip Chip Technology》中，Toray提出了 一种集中式键合方法，带有NCF的C2凸点芯片在温度为 80C的热台上进行了预键合 （键合力为30N，温度为150C时间小于1s），后键合工艺在80℃温度的热台上进行 （第一步（3s）: 键合力为50N和温度为220~260℃，第二步（7s）:键合力为70N和 温度为280℃，传统方法堆叠四颗芯片需要40s，而集中式TCB方法只需不到14s。

3.2 MR-MUF（批量回流模制底部填充）键合

MR-MUF和TC-NCF键合是目前主流的HBM堆叠键合工艺，其中MR-MUF是海力士 的高端封装工艺，能有效提高导热率，并改善工艺速度和良率。MR-MUF具体步骤 为：（1）芯片的微凸块粘上焊剂，并完成轴向键合堆叠；（2）一次熔化所有的微凸 点焊剂并施压，微凸点轴向变短，冷却后即完成芯片和电路连接；（3）采用环氧树 脂模塑料在芯片之间或基板之间的间隙填充，同时进行绝缘和成型。 MR-MUF 工艺的核心在于解决堆叠芯片过程中产生的热翘曲问题，以及芯片中间部 位的空隙填充。环氧树脂模塑料（EMC）本身具备可中低温固化、低翘曲、低吸水 率 以及高可靠性等优点，通过调试可以解决热收缩差异问题。另外，通过改变 EMC 与芯片的初始对齐方式也能有效解决填充存在缝隙的问题。

MR-MUF相比TC-NCF能有效提升堆叠键合的良率和效率，主要体现在以下几个方 面：（1）MR-MUF无需借助高温和外力完成凸点进入非导电薄膜，而该过程可能导 致芯片翘曲；（2）MR-MUF工艺可以在空隙阶段完成，无需专门的工艺流程安排， 键合效率更高；（3）芯片翘率控制的关键在于非湿区域占比，MR-MUF工艺的填充 材料是最后加入的，在升温施压时不会因为填充材料空泡造成压力不均芯片翘曲。 且环氧树脂模塑料的导热率是非导电薄膜的4倍，散热效率更高。

3.3 混合键合

混合键合凭借更高的I/O密度、导热效率以及层高控制等优势有望成为下一代HBM的 堆叠键合技术主流。混合键合工艺，是指绝缘的SiO2键合和金属Cu键合互连的直接 混合式键合工艺，形成Cu/绝缘层的电互连，目前已应用于CMOS晶圆。其具体步骤 为：（1）经化学机械研磨及清洗后，两片晶圆的铜微凸点面对面对齐；（2）通过键 合头施压将芯片间的氧化物贴到一起；（3）升高温度，使得铜的接点结合；（3）高 温和施压下铜凸点最终因为范德瓦尔力结合在一起。 混合键合暂时面临量产良率和可靠性的挑战。如键合的强度、空泡的产生、对齐的 失准以及玷污等问题都会影响混合键合的性能，目前正通过引入等离子体预处理步 骤和亲水性的键合技术进行改善。现在HBM混合键合相对适合量产的是奥地利公司 EVG，产品为GEMINI系列的键合机。

混合键合的主要优势源自铜-铜键合的制程简洁性。首先，相比倒装等依赖焊料的技 术，铜-铜键合不依赖其他材料辅助，其键合可以达到超细间距与超小接点尺寸， I/O 密度比最先进的微凸点技术高数百倍；其次，铜-铜混合键合不存在膨胀系数不一致， 导电和介电材料均完全接合可以省去填充成本；最后，微凸点技术的焊锡球会让芯 片与基板或芯片中存在约10~30微米的厚度，其键合轴向高度为约50微米；而混合 键合不存该限制，键合的轴向高度可控制在10微米。在未来HBM的I/O 密度不断提 升以及层高数量不断增加的趋势下，混合键合工艺将更具应用前景。

随着3D封装的发展，混合键合的出现带来了键合步骤和设备价值量的显著提升。以 AMD EPYC（霄龙）处理器为例，AMD在1代和2代芯片上采用倒装工艺，所需键合 步骤数分别为4和9步，而随着AMD将混合键合工艺引入EPYC生产，所需键合步骤 束陡增至超过50步。同时，以Besi提供的键合机类型来看，倒装工艺需要的8800 FC Quantum平均售价为50万美元，对应每小时产量9000片，而引入混合键合模组的 8800 Ultra Accurate C2W Hybrid Bonder平均售价达到了150-200万美元，对应每小 时产量1500-2000片，相应设备的单位产量投资额提升了将近18倍。

封装工艺的演进对键合设备的精确度和能量控制要求越来越高。从上世纪70年代起， 封装工艺的发展经历了引线键合、倒装、热压贴合、扇出型封装和混合键合，连接方 式从最初的引线键合到锡球再到铜-铜键合，单位面积连接密度也提高了超过2000倍。 在此背景下，不断迭代的封装工艺对键合设备提出了更高的要求：键合机的精确度 从20微米提升至0.1微米，单位能量从10 pJ/bit变动至小于0.05pJ/bit，这就对键合机 的运动精确度和能量控制精细度提出了更高的要求。

混合键合将逐步渗透逻辑、存储、移动端应用处理器（SoC）场景，有望迎来爆发 性的增量空间。根据Besi，混合键合技术在逻辑芯片领域已经实现量产，将在24年 迎来新一轮的需求高峰；随着越来越多的存储厂商参与HBM项目，转向使用混合键 合技术以及消费应用端对于高带宽的需求不断加强，中性预测下混合键合系统保有 量有望在2030年达到1400台。

堆叠键合工艺受益企业主要为专注先进键合工艺，为先进封装龙头客户供货的专精 特新键合设备厂商。根据各家公司的官网，微见智能生产的1.5um级高精度固晶机已 经成功量产并规模商用，支持TCB热压焊，且已完成0.5um级的亚微米全自动固晶机 研发，其固晶机精度指标国际领先；华封科技已实现对先进封装贴片工艺的全面覆 盖，为台积电、日月光、矽品、长电科技、通富微电、DeeTee等国际先进封装龙头 客户提供服务，其产品AvantGo A6 贴片机位置精度可达3um，芯片旋转精度±0.035°， 每小时产量11000片，可应用于12英寸晶圆，参数指标已达国际先进水平。 在最先进的混合键合领域，国产键合设各企业已取得突破。艾科瑞思研发的纳米级 高精度混合键合工艺麒芯8800实现了国产关键装备的突破，精度500nm，键合良率 为95%。华卓精科为研发的HBS系列全自动晶圆混合键合系统，对准精度为200nm， 能在室温下完成直接键合。根据拓荆科技10月披露的投资者关系记录表，截止2023 年10月，拓荆是国内唯一一家在集成电路领域量产的混合键合设备厂商，晶圆对晶 圆键合产品(Dione300) 已实现量产，并获得复购订单，芯片对晶圆键合表面预处理 产品（Pollux）已出货至客户端验证。

编辑：火腿肠