源达信息-PCB行业专题研究：AI驱动PCB价值重估，量价齐升加速兑现

VR200机柜BOM翻倍，PCB迎来量价齐升

英伟达Vera Rubin（VR200）NVL72机柜已进入生产爬坡阶段，按官方节奏于2026年三季度首批交付、四季度规模量产。整机采购成本（BOM）拆解是观察本轮PCB价值弹性的重要切口。VR200 NVL72整机BOM约780.3万美元，较GB300 NVL72的399.5万美元提升约95%，接近翻倍。分品类看，存储以+435%领涨，单柜HBM4与LPDDR5X合计费用超过200万美元、约占整机成本26%；PCB单机柜价值量从3.51万美元升至11.67万美元（+233%），剔除存储后是所有品类中弹性最大的环节，显著高于GPU（+57%）、ABF载板（+82%）、MLCC（+182%）与NVLink交换芯片（+122%）。

GPU仍是单笔金额最大的采购项（约400万美元），但其在整机成本中的占比逐代稀释，价值增量加速向存储、互联与基础材料环节扩散。AI机柜已从“GPU单极驱动”进入“存-算-网全栈升级”阶段，PCB正是这一轮全栈升级中弹性最大的非存储环节。

PCB价值量大幅提升并非单一因素所致，而是量价齐升的结果。在单板规格全面上探方面，材料端覆铜板由M7/M8进阶M9，铜箔由HVLP3升级HVLP4/5，石英布与低损耗碳氢树脂导入，材料成本中枢系统性抬升。结构端主流板层数由GB300时代的20-30层升至44层，下一代Rubin Ultra正交背板更达78层。层数翻倍同时推高工艺难度与报废成本：板厚增加、材料硬度上升，使超长径机械钻针与激光钻孔需求显著放大。加工M9+Q布体系时钻针寿命较传统FR-4板材缩短90%以上，钻针消耗量增至传统材料的5-8倍，钻孔耗材在成本结构中的占比明显上行。

在品类矩阵全面扩张方面，VR200机柜集成72颗Rubin GPU与36颗Vera CPU，搭载NVLink 6交换、ConnectX-9 SuperNIC与BlueField-4 DPU，整柜复杂度大幅抬升。计算托盘首次引入44层Midplane中板，采用M8/M9级材料，以高多层PCB同时承担信号互联与机械支撑，将托盘组装时间由近2小时压缩至5分钟。“无线缆化”并非简单省掉连接器，而是把连接器的功能与价值转移进了PCB本体。此外，VR200计算托盘在主配置之外新增八颗Rubin CPX GPU与八张CX9高速网卡配套板，单套计算托盘PCB价值较GB200/300世代增加近300%、可达约3,000美元。

Kyber机架架构全面重构，PCB价值量进一步提升

VR200只是代际切换的第一级台阶。2027年下半年量产的Rubin Ultra NVL576将从互联架构、供电制式与封装路径三个维度重构机柜，PCB价值量有望在11.67万美元的高基数上继续提升。三条升级路径分别对应PCB的三重身份跃迁：从板级组件到机架级互联载体、从被动配套到能源分配节点、从系统互联件到芯片封装载体。

在正交背板方面，Kyber机架内部分为四个pod、每个pod容纳18片刀片式计算托盘，集成576个GPU芯片，整柜功耗600kW、FP4推理算力达15 EFLOPS，约为GB300 NVL72的14倍。在如此高的集成密度下，以数以万计的铜缆完成机柜内互联已不现实，英伟达转而采用78层M9级正交背板替代铜缆，直接在PCB层面完成GPU与NVSwitch的全互联。这一架构演进的产业意义在于：PCB的层数从传统服务器的10层左右、GB300的20层以上，跃升至78层的超高多层设计，PCB首次从“板级组件”升格为“机架级核心互联介质”，承载功能的质变带来价值定位的质变。

在800VDC高压供电方面，Kyber将供电制式自GB200/GB300的54VDC升级至800VDC高压直流。在54VDC体系下，Kyber级功耗将需要多达64U机柜空间的电源架，几乎无空间容纳计算单元；800VDC直供可消除机柜内AC/DC转换环节，端到端能效提升约5%、维护成本下降约70%、铜耗减少约45%。对PCB而言，高压直供意味着全新的品类增量：机架内需新增高耐压、大电流供电PCB与DC/DC转换模组，PCB由信号互联载体向“信号互联+能源分配”双重节点扩展。

在CoWoP封装方面，台积电在系统技术优化路线图中将Chip-on-Wafer-on-PCB列为演进方向：硅中介层与GPU/HBM直接集成于强化型PCB之上，PCB首次直接承担先进封装基板功能，传统PCB与IC封装基板的技术边界被彻底模糊。CoWoP将应用于Rubin Ultra增强版计算板，所需mSAP精密工艺线宽线距小于20μm，单板价值量为传统PCB的2-3倍。相对CoWoS，CoWoP的多重收益包括信号完整性改善、电源完整性增强、热管理优化以及ASIC成本下降；代价则是对PCB提出半导体级严苛要求，认证周期长达12-24个月，全球具备适配能力的量产厂商屈指可数。按产业链预期，CoWoP将于2027年一季度前后进入爬坡阶段。

工艺迈向半导体级，M9与mSAP构筑价值与壁垒双升

78层正交背板对材料的要求可以概括为三个硬指标：介电常数Dk≤3.0、介电损耗Df≤0.0007、热膨胀系数CTE≤7ppm/℃，同时线宽线距需做到25μm以下。围绕这一要求，行业曾并行验证两条材料路线，2026年年中大局已定。

全M9+Q布路线成为定案方案。该路线以M9级低损耗碳氢树脂体系搭配高纯石英纤维布（SiO2含量≥99.95%，Dk约2.2-2.3、Df低至0.0005-0.0007、CTE仅0.5ppm/℃）。其决定性优势在于结构稳定性与量产兼容性：78层背板由三块26层以上子板压合而成，Q布与铜箔的CTE高度匹配，长期热循环不易翘曲分层，且可兼容现有PCB产线、无需大规模设备改造。华为昇腾采用同一材料组合，为该路线提供了第二重生态背书。

M9+PTFE局部混压路线作为备选方案。PTFE介电损耗更低，性能天花板更高，但其CTE高达112-125ppm/℃，与多层结构严重失配，整体良率长期徘徊在四至五成，材料价格高出Q布约两个数量级，无法支撑百万台级服务器的年产能需求。产业共识是PTFE至多用于关键信号层的局部补强，不会成为背板整体架构。下游PCB厂与台系厂商的量产口径高度一致地押注M9+Q布。材料紧缺直接体现为价格：2026年以来，日本Resonac将覆铜板相关材料价格上调约30%；M9级CCL价格同比上涨约30%，Q布上涨25-50%，高纯石英砂上涨约35%。

mSAP（改良型半加成法）是本轮工艺跃迁的核心：通过将初始化学镀铜层压缩至1-2μm并引入差分蚀刻，线宽/线距由减成法的50μm以上缩至15-25μm，线路边缘粗糙度控制在1μm以内、线宽偏差±1μm，铜层均匀性达±3%、材料利用率95%以上，精度已直接对标IC封装基板与类载板。支撑它的是设备与良率的双重门槛：PVD+化学镀铜复合种子层、深紫外光刻以及远高于传统PCB的洁净度标准。材料与工艺双升，决定了本轮红利将向具备储备的头部厂商集中。

相关标的与风险提示

在投资标的方面，PCB板厂涵盖胜宏科技、东山精密、鹏鼎控股、景旺电子、沪电股份、广合科技、生益科技、世运电路；覆铜板及电子布涵盖生益科技、生益电子、南亚新材、中国巨石、中材科技、宏和科技、国际复材。根据Wind一致预期数据，相关企业盈利预测呈现较高增长态势，如胜宏科技2026年至2028年归母净利润预计分别为86.3亿元、147.6亿元、219.9亿元，东山精密同期预计分别为71.1亿元、154.7亿元、257.7亿元。

行业面临的风险提示主要包括：AI服务器出货及PCB升级不及预期的风险；正交背板等新工艺商业化进度不及预期的风险；原材料供应紧张及价格波动的风险。