PCB价值量情况如何？

PCB 技术演进驱动价值量不断提升，工艺、材料全面升级。

1. 电子元器件关键互联件，技术演进高线路密度、高电气性能

PCB 属于二级封装，为电子元器件间提供支撑、互联功能。电子封装领域分为四个 等级，包括晶圆级封装（零级封装）、芯片级封装（一级封装）、板级封装（二级封装）、 系统组装（三级封装）。PCB 是电子产品中关键电子互联件，用于支撑固定电路中的各 种元器件，并提供各项元器件间的连接电路，是电子元器件电气连接的载体，属于二级 封装环节，应用于电子装联与测试；IC 封装载板是芯片封装环节的核心材料，为芯片提 供支撑、保护、散热的功能，为芯片与 PCB 之间提供电子连接，属于一级封装，应用于 半导体封装测试。

刚性板较其他 PCB 应用领域最广泛，占全球 PCB 市场规模近五成。目前 PCB 的 应用领域几乎涉及所有电子产品，主要包括通讯设备、计算机及网络设备、消费电子、 汽车电子、工业控制、医疗等行业。PCB 一般可以分为刚性板、柔性板、金属基板、HDI 及封装基板。其中刚性板应用领域最广泛，在 PCB 细分种类中占比也最大，据 Prismark 数据，2024年刚性板占全球PCB市场规模的48.85%，其中多层板占总体规模的38.05%； 柔性电路板具有轻薄、可弯曲的特点，能满足电子产品向小型化、轻薄化、可穿戴化方 向的发展趋势，多应用于消费电子领域，占全球 PCB 规模的 17%；金属板因含有金属 层，具备良好散热性能，多应用于电源、液晶显示等发热量较大的电路中；HDI 技术通 过精确设置盲、埋孔的方式来减少通孔数量，节约 PCB 可布线面积，大幅度提高元器件 密度，IC 封装基板的高密度化则相较 HDI 板更为显著，两者分别占总体市场规模的 17.02%/17.13%。 因为 PCB 与 IC 封装载板两者在功能、原材料、部分工序流程、底层技术工艺原理等方面均存在一定相似性，部分 PCB 厂商也会向 IC 载板领域延伸。

PCB 产业链呈现“材料-制造-应用”架构，国内已实现全产业链本土覆盖。PCB 行 业呈现材料、制造、应用三大环节，上游原材料包括铜箔、玻纤布、树脂等基础材料， 以及由这些材料加工成的覆铜板、半固化片、铜球、干膜等；在中游制造环节主要代表 有深南电路、鹏鼎控股、东山精密、兴森科技等，各企业在不同 PCB 类型中各有擅长， 具有差异化竞争优势；下游应用领域广泛，形成了庞大的终端需求网络。中国 PCB 行业 已形成完整的产业链布局，从基础原材料到最终产品均实现本土覆盖，且生产环节靠近 下游电子产品制造基地，具备显著的产业协同优势。

产业链向东南亚转移，到 2029 年中国大陆产值占全球 PCB 规模约 50%。PCB 产业发展至今已成为相对成熟的市场，行业竞争充分，市场较为分散。全球产业链正经历 两次转移，最初由欧美市场主导，2000 年前美、日、欧三大地区占全球 PCB 产值的 70%； 近十年全球电子制造业逐渐向中国大陆、中国台湾、韩国等地转移，2024 年中国大陆 PCB 产值约占全球规模的 50%；由于东南亚劳动力优势、供应链多元化等因素，多数 PCB 厂纷纷向东南亚等地建厂扩产，东南亚 PCB 产值占比逐渐提升。

PCB 生产技术从材料、工艺、架构三大方面不断更新。随着下游 AI、汽车等行业 的高速发展，PCB 技术工艺也在不断升级，产品价值量逐渐提升。PCB 技术发展主要可 以分为三部分内容： 1）材料类型，树脂、铜箔、玻纤布为 PCB 主要原材料，三者首先加工为 CCL，CCL、 PP、铜箔再通过压合制成 PCB。①树脂方面，松下电工 MEGTRON 系列为高速覆铜板 领域分级标杆，主要衡量指标为 Dk/Df，数值越低代表阻抗越小、信号损耗越低，目前 业界已发展至 M9 等级，另外 PTFE 树脂具备更低的介电损耗，但因其热膨胀系数较大， 加工难度高，目前还未实现大规模商用；②铜箔方面，HVLP 铜箔是一种专门设计用于 高频、高速信号传输的电子材料，其核心特性包括极低的表面粗糙度、最小信号损失、 高剥离强度和优良的热稳定性。未来的发展重点是降低粗糙度、改善信号完整性和增强 尺寸稳定性，行业正在从 HVLP2-HVLP3-HVLP4-无轮廓铜箔发展，以支持下一代互连 与更高功率密度设计；③玻纤布，特种电子玻纤布包括低介电常数玻纤布、低热膨胀系 数玻纤布以及石英布，低介电常数玻纤布已发展至二代布，相比之下，石英布表现最佳，具备最佳介电常数与最低热膨胀系数。展望未来，随着数据中心往更高速度、高大容量 发展，玻纤布或将往第三代和更先进石英布发展，以满足下一代性能需求。 2）工艺类型，在 PCB 线宽/线距方面，主要加工方法有减成法、mSAP、SAP，SAP 工艺能实现 10 微米以下线宽/线距；打孔加工方面，主要包括机械钻孔与激光钻孔，高 多层板与 HDI 内含多种盲孔、埋孔，只能通过激光钻孔实现，背钻工艺主要是消除通孔 中 stub，提升高速/高频信号的完整性；叠层方面，高多层与 HDI 工艺能实现更高密度 互连，目前 PCB 头部企业胜宏科技具备 70 多层 PCB 以及 20 多层高阶 HDI 生产能力。 3）架构类型，新的芯片封装方案 CoWoP 能够实现最短信号传输路径、改善热管理 灵活性以及最低成本，该技术方案对 PCB 加工工艺提出了极高的要求，目前还处于研 发阶段；正交背板方案由英伟达在其最新 Rubin 机柜中提出，因为在最新一代 GPU 中 要实现更多芯片互连、更高传输带宽，为避免较 GB200 机柜使用更多铜缆导致的高成 本、管理不便等，采用正交背板方案能节省更多机柜空间，实现更高效互连，该方案对 PCB 的电性能、可靠性提出更高要求，目前该方案仍在验证过程中。

2. CoWoP/正交背板对 PCB 工艺/材料提出新要求，直接提升整体价值量

CoWoP 区别于其他芯片封装形式，直接去除中间基板对 PCB 精度提出极高要求。 CoWoS、CoPoS、CoWoP 代表了先进封装技术演进的不同阶段，各自具有独特的结构和 应用。CoWoS 目前是高端人工智能服务器的主要解决方案，其核心是将 CPU/GPU 和 HBM 集成在硅中介层上，然后将其安装在 ABF 封装基板上，支持 CoWoS-L 的线宽/线 距达 5-8 微米，CoWoS-S 的线宽/线距达 10-15 微米，具备成熟的技术及高频、高速互连 能力。CoPoS 进一步引入了具有 RDL 的结构的面板级 ABF 基板，使得在方形或者大面积封装上成为可能，从而提高生产效率并降低成本。线宽/线距为 8-15 微米，CoPoS 目 前处于早期研发阶段。 CoWoP 完全去除 ABF 基板，直接将芯片与中介层安装在高精度 PCB 上，例如 SLP， 理论上实现了最短的信号路径、最低的成本并改善了热管理的灵活性。其要求线宽/线距 精度 15-20 微米，甚至 10 微米以下。目前处于验证阶段，可能用于 Rubin Ultra 平台。 CoWoP封装方案对 PCB板各方面工艺提出极高要求，直接提升 PCB整体价值量。 1）对于板面平整度要求高，延伸出对于玻纤布的 Low-CTE 要求，目前石英布拥有极佳 的电性能与较低的 CTE 值；2）线宽/线距精度高，系统板必须承担此前封装基板的高密 度布线功能，线宽/线距必须达到 15-20 微米或更低，同时保持严格的板面平整度和尺寸 稳定性，延伸出 mSAP 工艺；3）热机械可靠性，直接安装在 PCB 上的裸芯片和中介层 面临由于热循环与 CTE 不匹配而加剧的翘曲风险；4）制造良率挑战，传统 PCB 工厂需 要升级到接近先进封装标准的洁净室，并且装配良率必须很高。CoWoP 所需要的 PCB 对于材料、加工工艺都提出极高要求，加工设备也需使用高端设备，PCB 整体价值量有 望进一步提高。

mSAP、SAP 工艺能实现较细线宽/线距，目前已有部分场景应用。PCB 线路加工工 艺主要分为减成法、mSAP、SAP 三大工艺，其中减成法使用厚铜箔，然后通过光刻、 曝光、刻蚀等流程形成电路，受限于刻蚀精度，减成法形成线宽/线距一般较大；mSAP 从超薄铜箔开始，定义图案、镀上铜线，然后通过闪蚀工艺去掉多余的铜，可实现 15- 20 微米的线宽/线距，目前主要用在 800G 交换机板以及 SLP；SAP 从绝缘基材开始，直 接在需要的地方镀铜，可实现极细的线宽/线距，但成本较高，目前主要用在高端封装基 板。

正交背板核心在高速率信号传输低损耗，对 PCB 材料提出更高要求。今年 GTC 大 会上，黄仁勋展示了将于 2027 年下半年推出的 Rubin Ultra NVL576 产品，该产品使用 了英伟达全新的 Kyber 机柜架构。每个机架包含 4 个 Canister，每个 Canister 包含 18 个 计算板、6 个交换板以及 2 个机柜管理板。而正交背板取代了铜缆背板，为 Canister 中 的计算板和交换板提供扩展链路。英伟达 Rubin Ultra 芯片使用 224G SerDes，传输速率 较 B200/B300 进一步提高，正交背板树脂材料、玻纤布需要进一步升级以满足低损耗需 求，目前 M9 及 PTFE 材料能满足低损耗要求，PTFE 具备更好的电性能，但加工难度极 大，目前均在验证过程中。

3. 埋嵌式工艺：突破功率半导体封装瓶颈，实现高集成与高效散热

埋嵌式 PCB 技术通过三维集成和半导体级工艺，将无源器件与功率芯片嵌入板内， 显著提升系统性能与集成度，克服传统封装在宽禁带半导体应用中的散热等问题。埋嵌 式 PCB 技术是三维集成领域的重要突破，通过将被动和主动器件直接嵌入印刷电路板 内部，实现了在保持 PCB 关键属性的同时显著提升系统功能密度，这项技术依赖于微 通孔等关键技术，通过填充铜的微通孔形成与嵌入式组件的电气连接，为各种应用提供 了强大的解决方案，成为满足电子产品持续小型化和功能密集化需求的重要途径。目前 埋嵌式 PCB 主要包括埋嵌铜块、埋嵌电阻/电容等无源器件以及埋嵌功率芯片。 在功率半导体应用领域，传统封装方式在应对宽禁带半导体（如 SiC、GaN）时面 临散热困难、寄生参数过大和集成度受限等瓶颈，PCB 嵌入技术通过去模块化、去线束 化和去散热器化，将功率半导体集成度推向新高度，不仅显著降低热阻和开关损耗，在 相同电流要求下可减少 20%-30%半导体用量。实测表明，800V SiC 嵌入式封装较引线 式封装能减少约 60%的能量损耗，同时大幅缩小逆变器尺寸、提升电机转速并降低电池 需求，实现系统级降本。在同等温度条件下，嵌入式功率模块的使用寿命可达传统引线 式封装的数倍。 与传统 PCB 制造不同，埋嵌功率芯片技术对生产环境有着极高要求，必须引入 IC 半导体工艺，配备高性能的机器和工艺。洁净室要求和 ESD 合规性成为基本前提，整个 生产线需要确保无损处理，这使得工厂不再是传统 PCB 工厂，而更接近于半导体封装 制造厂，体现了 PCB 技术与封装技术的深度融合。

埋嵌式 PCB 功率器件的制造主要有三种主流工艺：芯片在基板上（Chip-onSubstrate）、芯片在腔体中（Chip-in-Cavity）和双面微过孔（Double-side Microvia）技术。 1）Chip-on-Substrate 工艺先将芯片连接至 PCB 底层基板，采用带切口的预浸料层 容纳芯片，经真空层压后通过激光钻孔和电镀铜实现顶部电气连接，该工艺对材料厚度和树脂含量有精确要求。 2）Chip-in-Cavity 工艺采用厚铜板腔体放置芯片，使芯片顶部与基板表面齐平，无 需结构化预浸料，简化了层压堆叠流程，后续工艺与 Chip-on-Substrate 类似，该技术已 被 Schweizer Electronic（p²Pack®）和 ASE（eASI）等厂商推广应用。 3）Double-side Microvia 工艺通过非导电粘合剂将芯片固定于薄铜箔，堆叠预浸料 后双向激光钻孔并电镀铜实现全电气连接，避免了关键芯片连接层问题，AT&S（ECP®） 和 MICROVIA 提供该技术，其改进版本（如 AT&S PARSEC）还可通过背部全面积电镀 增强散热性能。