半导体设备市场规模及需求情况如何？

半导体设备市场规模持续增长，中国巩固最大半导体设备市场地位。

2024 年，全 球半导体设备销售额达到 1171 亿美元，同比增长 10%。其中，中国半导体设备销售额为 496 亿美元，同比增长 35%，占全球市场份额约 42%，继续位居全球首位。增长主要得益于晶 圆加工设备销售额同比增长 9%，以及其他前端设备销售额增长 5%。推动因素包括先进逻 辑、成熟制程、先进封装和高带宽存储器（HBM）等领域的产能扩张投资持续增加，以及中 国市场的投资贡献显著。据 SEMI 预测，2025 年全球半导体设备销售额预计将增长至 1255 亿美元，中国仍将保持全球第一大市场地位，但市场份额可能小幅回落。至 2026 年，全球 销售额有望进一步攀升至 1381 亿美元，2021-2026 年预计实现复合年增长率 6.12%。

（2）前道工艺是芯片制造的核心阶段，涉及薄膜沉积、光刻、刻蚀、离子注入等一系 列复杂工序，主要负责在硅晶圆上构建晶体管、二极管等基础半导体器件，并形成初步电路 结构。集成电路制造通常可分为晶圆/硅片制造、前道工艺（晶圆加工）和后道工艺（封装与 测试）三大环节。前道工艺是在半导体晶圆表面通过热处理、光刻、刻蚀、离子注入、薄膜 沉积等一系列关键工艺步骤，构建晶体管及器件结构的过程，直接影响芯片的电学性能。该 环节所使用的主要专用设备包括快速热处理（RTP）设备、光刻机、刻蚀/去胶设备、离子注 入设备以及薄膜沉积设备等。后道工艺则主要包括封装和测试两部分，即在封测厂中将完成 前道加工的圆形晶圆进行切割，形成单个芯片单元，并进行封装保护与性能测试，最终产出 合格的芯片产品。

（3）芯片制造（前道工艺）是半导体产线中投资规模最大的环节，占总投资比例的 50% 以上。根据 Gartner 的统计数据显示，集成电路制造设备的投资通常占该领域资本性支出的 70%-80%，且随着工艺制程水平的提升，该比例呈现进一步上升趋势。以 16nm 及 14nm 制 程为例，设备投资占比可达到 85%。在典型集成电路制造产线中，芯片制造与硅片制造相关 设备的投资合计约占整体设备投资的 80%，其中前道制造设备的投资占产线总投资约 64%。 在各类前道设备中，薄膜沉积设备、光刻设备以及刻蚀/去胶设备为主要支出项，各自约占芯 片制造设备总投资的 20%。

（4）国外厂商在高端半导体设备领域形成寡头垄断，但本土企业正不断实现技术突破， 持续拓展高端产品线与设备矩阵，长期推动国产化率提升。半导体设备种类繁多，市场长期 被应用材料（Applied Materials）、泛林半导体（Lam Research）等国际巨头主导。目前，中国在去胶、清洗以及成熟制程刻蚀设备等领域的国产化率已超过 50%，但在光刻、薄膜沉 积、离子注入等关键设备方面仍不足 20%，高端产品普遍面临技术、客户和生态等多重短 板。在此背景下，本土企业从中低端市场切入，逐步扩大国产供应比例，并持续向高端产品 线突破。北方华创是国内半导体设备平台型企业，其刻蚀与薄膜沉积设备已实现全面布局， 今年更进军涂胶显影与离子注入设备领域，进一步拓宽国产覆盖范围。中微公司在刻蚀设备 方面持续领先，产品覆盖 65nm 至 5nm 及更先进制程，并计划在未来 5-10 年内实现在高端 半导体设备市场中占比 50%-60%；同时，公司也在布局光学与电子束量检测设备，逐步向 平台化方向发展。总体来看，国产企业已完成从 0 到 1 的技术突破，正从中低端市场稳步导 入，不断扩大国产份额，并逐步开发高端产品线。长期来看，半导体设备自主可控与国产替 代进程有望加速推进。

本土晶圆厂扩产潮驱动半导体设备采购需求激增。（1）晶圆厂资本支出增加，驱动半导体设备需求扩容。由于高效能运算（HPC）和内 存类别支持数据中心扩展的需求以及 AI 人工智能整合度不断提高，边缘设备所需硅产品不 断攀升，从而晶圆厂设备支出将持续增长。据 SEMI，2025 年全球用于前端设施的晶圆厂设备支出自 2020 年以来连续六年增长，较去年同比上升 2%，到达 1100 亿美元。2026 年， 晶圆厂设备支出更将成长 18%，到达 1300 亿美元。

（2）在产能分布方面，成熟制程芯片占七成以上，关注 28nm 及以上半导体设备的需 求增长。据 TrendForce 集邦咨询统计，2023~2027 年全球晶圆代工成熟制程（28nm 及以 上）及先进制程（16nm 及以下）产能比重大约维持在 7:3。中国大陆由于致力推动本土化 生产等政策与补贴，扩产进度最为积极，成熟制程（28nm 及以上)占比将明显增加，预计从 2023 年的 31%将提升到 2027 年的 47%。在此背景下，值得关注对 28nm 及以上半导体设 备的需求增长。中国大陆的晶圆产能在先进制程发展任重道远，但随着国产先进制程设备持 续突破，未来有望在先进制程方面具备追赶潜力。另一方面，中国台湾是全球晶圆代工生产 基地，其市场份额或因全球竞争加剧而受到蚕食，但其将持续保持主导地位。

（3）中国大陆晶圆厂持续扩张，国产半导体设备长期需求广阔。全球 12 英寸晶圆制造 产能预计将从 2024 年底至 2028 年以 7%的复合年增长率增长，达到每月 1110 万片晶圆的 历史新高。中国芯片制造商在 12 和 8 英寸及以下晶圆制造将继续保持强劲的两位数增长势 头。其中 12 英寸晶圆在 2024 年产能增长 15%，达到每月 885 万片，2025 年预计进一步 增长 14%，达到每月 1010 万片，约占全球总产能的三分之一。以中芯国际和华虹半导体为 代表的国内主要晶圆厂，目前 12 英寸晶圆厂月产能介于 3 万至 10 万片之间，部分国际厂 商在中国大陆的 12 英寸晶圆厂产能甚至达到每月 12 万至 15 万片。2026 至 2027 年，中国 厂商还将在 28nm、40nm 等成熟制程节点持续扩大产能。根据 SEMI 的报告，2025 年全球 将有 18 座新晶圆厂投入建设，其中包括 3 座 8 英寸厂和 15 座 12 英寸厂，其中中国大陆地 区将新增 3 座，并预计于 2026 至 2027 年间陆续进入量产阶段。随着中国众多晶圆厂不断 积极扩建和投产，刻蚀、薄膜沉积等核心半导体设备的市场需求有望长期保持旺盛。

先进制程与技术迭代，半导体设备需求持续扩张。（1）随先进制程的不断突破，刻蚀设备需求激增。随着半导体制造技术向先进制程节 点，从 10nm、7nm 到 5nm、3nm 及以下的不断突破，当电路特征尺寸逐步逼近甚至低于 光刻机光源的物理波长极限时，单次光刻已无法直接形成所需的精细图形。为克服这一限制， 行业普遍采用多重图形技术（如 SADP、SAQP），将一层高密度图形拆解为多道依次进行的 光刻与刻蚀工序，致使每层掩模所需的刻蚀步骤成倍增加，大幅提升了工艺循环次数。根据 国际半导体产业协会测算，一片 7nm 集成电路在生产过程中需经历约 140 次刻蚀工艺，相 比 28nm 制程所需的 40 次，增长超过 2.5 倍。制程进步伴随着工艺尺寸的进一步缩小和新 材料的引入，在刻蚀精度、重复稳定性、工艺均匀性以及生产能力等方面提出了更高要求， 刻蚀设备在半导体产业链中的重要性进一步提升，成为推动先进制程发展的核心支撑。

（2）3D NAND 存储芯片的堆叠层数持续增加，显著推升了对刻蚀工艺步骤和设备的 需求。与传统 2D NAND 将存储单元平铺于晶圆表面不同，3D NAND 采用垂直堆叠结构， 可在有限面积内集成更多存储单元，从而突破 2D NAND 在微缩接近物理极限时面临的瓶颈。 随着堆叠层数从数十层逐步增长至上百层甚至超过 300 层，刻蚀设备在芯片制造设备中的 占比也持续上升。以某类 3D NAND 技术路线为例，在月产能设定为 150k/片晶圆的产线中， 堆叠层数从 32 层增至 128 层时，刻蚀设备所占比例从 34.90%提升至 48.40%。3D NAND 结构的构建高度依赖沉积与刻蚀两大工艺。随着堆叠层数不断扩展，无论是已量产的 64 层、 128 层，还是开发中的 300 层以上产品，都对刻蚀设备提出了极高的深宽比能力要求，即精 确刻蚀出深度达数微米、孔径仅几十纳米的通道孔或栅线缝隙结构，并保证优异的垂直度、 均匀性和侧壁形貌。就加工节点而言，沟道孔洞、阶梯、狭缝对刻蚀设备的需求受层数影响 最大，阶梯刻蚀的设备用量与堆叠层数完全呈同比例增长关系。台阶刻蚀（Staircase Etching） 也是制造过程中的一大难点。该工艺需要在整体堆叠结构的边缘重复刻蚀出等宽、高度均匀 的“阶梯”，以实现字线（Word Line）的逐层接触。这一过程对每层刻蚀的垂直度、均匀性 和重复性控制要求极为苛刻，进一步加大了对刻蚀设备和技术能力的依赖。

（3）薄膜沉积设备的需求增长同样受到先进制程发展与三维芯片结构演进的双重驱动。 在逻辑芯片制造中，随着制程节点向 3nm 及以下推进，多重图形化技术广泛应用，不仅大 幅增加了刻蚀步骤，也同步要求更精密、更复杂的薄膜沉积工艺。每一层掩模图形的定义都 需要依赖高质量的硬掩模、抗反射层及牺牲层，这些薄膜的沉积质量直接决定了后续刻蚀工 艺的精度与最终器件的性能。尤其在引入 High-k 金属栅、钴、钌等新材料后，原子层沉积 （ALD）等先进薄膜技术成为不可或缺的核心工艺，设备需具备原子级厚度控制与极佳的表 面覆盖一致性。另一方面，3D NAND 层数的持续堆叠对薄膜沉积设备提出了更大量级的需 求。与刻蚀工艺类似，沉积步骤数量随堆叠层数近乎线性增长。在构建数百层的存储单元结 构时，需要交替沉积多层复合薄膜（如氧化物/氮化物叠层）作为器件功能层与牺牲层。此外， 台阶刻蚀结构中的硬掩模层、阻挡层以及高深宽比沟道孔内的导电层/绝缘层填充，均严重依 赖高性能的化学气相沉积（CVD）、物理气相沉积（PVD）尤其是高保形性的 ALD 设备。沉 积工艺的均匀性、阶梯覆盖能力以及颗粒控制水平，直接影响到后续刻蚀工艺的效果和最终 芯片的良率。在 90nm CMOS 工艺，大约需要 40 道薄膜沉积工序。在 3nmFinFET 工艺产 线，超过 100 道薄膜沉积工序。薄膜沉积设备占 FLASH 芯片产线资本开支比例从 2D 时代 的 18%增长至 3D 时代的 26%。随着 3D NANDFLASH 芯片的内部层数不断增高，对于薄 膜沉积设备的需求提升的趋势亦将延续。