长电科技经营看点在哪？

突破大算力大存储挑战，实现全球化市场扩展。

1.公司产品下游应用领域丰富，内生外延驱动产业升级

公司在先进封装技术方面全面布局，尤其是高密度 SiP、大尺寸倒装技术及晶圆级封装技 术，相关收入占据公司总收入超过三分之二。在产品和技术应用方面，公司专注于高性能 封装技术的发展，涉足 Chiplet 技术、2.5D/3D 封装、晶圆级封装（WLP）和高密度异构集 成等关键领域。 最近几年，公司加速向市场需求增长显著的汽车电子、高性能计算、存储、5G 通信等高附 加值市场的战略布局，持续聚焦高性能封装技术高附加值应用，进一步提升核心竞争力。

通信：公司在大颗 FCBGA 封装测试技术上已累积十余年经验，具备从 12x12mm 到 77.5x77.5mm 全尺寸 FCBGA 量产能力。2023 年，公司已大规模生产面向 5G 毫米波市 场的射频前端模组和 AiP 模组，并在客户中率先引入 5G 毫米波 L-PAMiD 产品和测试 的量产方案，同时在海外市场实现了 5G 毫米波的商用。

公司参股 19%的长电绍兴，聚焦先进封装产线。长电绍兴于 2019 年成立，从事 300mm 集 成电路中道晶圆级先进封装的研发及量产，2021 年一期项目结项，项目导入 HDFO（高密 度扇出封装）业务，完全达产后可形成 12 英寸晶圆级先进封装 48 万片的年产能，产品主 要面向 5G 通信、人工智能、高性能计算机及自动驾驶等方面的应用。

长电绍兴聚焦先进封装，主要封装技术包括 eWLB、HDFO、2.5DSiP、3D SIC、3DSiP 等。 长电绍兴封装技术主要面向高 I/O 数、高密度的异质整合封装需求，如高性能 CPU/GPU 及 其与高带宽存储芯片的整合封装，网络芯片封装，高性能 FPGA 产品封装等，服务于高性 能计算、5G 通信等终端应用。此外，该技术还应用于汽车自动驾驶雷达、可穿戴设备、医 疗器件等。2023 年 6 月长电绍兴项目发布最新 FO-AiP 东湖晶圆级异构集成技术，借助晶 圆级封装技术实现多种芯片的异构集成。该技术广泛应用于汽车智能驾驶、IOT 毫米波传 感、星链通讯等领域，涵盖汽车、物联网、卫星等多个创新领域。

汽车电子：公司设有专门的汽车电子事业中心，产品类型已覆盖智能座舱、智能网联、 ADAS、传感器和功率器件等多个应用领域。目前海内外八大生产基地都有车规产品开 发和量产布局，并积极与 Tire1/OEM 厂商建立战略伙伴关系。2023 年 4 月，公司与 上海临港合资成立公司，于上海自由贸易试验区临港新片区建立汽车芯片成品制造 封测生产基地；12 月，公司与宁德时代签订合作协议，进一步推动汽车电子领域和 新能源汽车产业的蓬勃发展；2024 年 6 月，国家大基金二期正式入股长电科技汽车 电子公司。

高性能计算：公司将研发投入到高密度多层重布线扇出型封装技术 FO-MCM，该技术 可以提供稳定高良率的产出。公司提供全方位 AI 人工智能/IoT 物联网解决方案，国 内厂区涵盖了封装行业的大部分通用封装测试类型及部分高端封装类型，且产能充 足、交期短、质量好（良率均能达到 99.9%以上）。

据 semi 报道，2024 年 7 月，江苏省重大产业项目长电微电子晶圆级微系统集成高端制造 项目（一期）完成了规划核实工作，后续将正式竣工投产。长电微电子晶圆级微系统集成 高端制造项目一期建成后，可达年产 60 亿颗高端先进封装芯片的生产能力。项目聚焦全 球领先的 2.5D/3D 高密度晶圆级封装等高性能封装技术，提供从封装协同设计到芯片成品 生产的一站式服务。

存储：持续加注研发，积极寻求外延机会。公司服务覆盖 DRAM、Flash 等各种存储芯 片，目前已积累 20 多年存储封装量产经验，16 层 NAND Flash 堆叠、35μm 超薄芯片 制程能力、Hybrid 异型堆叠等存储封测技术均处于国内行业领先的地位。

2024 年 8 月，公司之前宣布的以现金方式收购晟碟半导体（上海）有限公司 80%的股权交 易已经得到了上海市闵行区规划和自然资源局的批准。本次交易的出售方母公司西部数据 是全球领先的存储器厂商，晟碟将成为公司与西部数据分别持股 80%/20%的合资公司，本 次交易完成之后，有助于公司与西部数据建立起更紧密的战略合作关系，增强客户黏性。 晟碟半导体主要从事先进闪存存储产品的封装和测试，产品类型主要包括 iNAND 闪存模 块、SD、MicroSD 存储器等。晟碟半导体 2022 年及 23H1 收入分别为 34.98 亿、16.05 亿 元，净利润为 3.57 亿、2.22 亿元，对应净利率为 10.2%、13.8%。

2. 公司作为 Chiplet 技术先驱，持续致力于技术深耕和研发实力的提升

公司在 Chiplet 技术方面处于领先地位，通过多芯片架构显著提升晶体管数量和计算能 力，满足高性能计算的需求。Chiplet 作为 AIGC 时代下的关键技术之一，通过同构扩展 和异构集成等方案，显著提升了晶体管数量和算力，满足了大数据、大模型和大算力的需 求。目前，公司在 2.5D、3D Chiplet 中高速互联封装连接等方面取得了突破，预计将提 升封装价值量，为产业带来更高的弹性和增长潜力。同时，公司已稳定量产 XDFOI® Chiplet 工艺，并设立工业和智能应用事业部，专注人工智能领域，为未来产业升级提供 支持。

2.5D、3D、Chiplet 高速互联封装连接取得突破。公司积极推动传统封装技术的突破，率 先在晶圆级封装、倒装芯片互连、硅通孔(TSV)等领域中采用多种创新集成技术，开发差 异化的解决方案。2.5D 技术方面，公司 2.5D eWLB 利用 eWLB 中介层实现高密度互连，提 供高效散热和快速处理速度，实现高带宽的 3D 集成。公司的 EOL 集成 2.5D 封装具备成熟 的 MEOL TSV 集成经验，专注于经济高效的高产量制造，使 TSV 成为可行的商业解决方案。 3D 集成技术方面，公司面对面 eWLB-PoP 配置通过 eWLB 模塑层，在应用处理器和存储器 芯片之间提供直接的垂直互连，实现高带宽、极细间距的结构，其性能不逊色于 TSV 技术。

XDFOI® Chiplet 工艺实现稳定量产。XDFOI®技术是一项面向 Chiplet 的高密度、多扇出 型封装的高度异构集成解决方案。利用协同设计理念，XDFOI®技术实现了芯片成品的集成 与测试一体化，覆盖 2D、2.5D、3D 集成技术。在 2D MCM 方案中，XDFOI®技术展现出成熟 性，并在硅槽和硅孔方案的开发上不断取得进展。通过同构扩展和异构集成，XDFOI®提升 了晶体管数量和算力，满足了大数据、大模型和大算力的需求，成为国内厂商与国际先进 厂商竞争的关键优势。

XDFOI®-2.5D 是一种新型 TSV-less 超高密度晶圆级封装技术，因此，其在系统成本、封 装尺寸上都具有一定优势。在设计上，该技术可实现 3-4 层高密度的走线，其线宽/线距 最小可达 2μm。此外，XDFOI 技术所运用的极窄节距凸块互联技术，支持在其内部集成多 颗芯片、高带宽内存和无源器件。这些优势可为芯片异构集成提供高性价比、高集成度、 高密度互联和高可靠性的解决方案。