哪些因素驱动前驱体市场高增长？

我认为当前需求端前驱体市场扩容受多重驱动因素影响，主要包括：

1.驱动因素一：AI 算力需求激增，拉动高带宽存储芯片 HBM 需求增长

HBM 缓解带宽瓶颈，是 AI 时代不可或缺的关键技术。HBM（High Bandwidth Memory）意为高 带宽存储器，是一种硬件存储介质，是高性能 GPU 的核心组件。高带宽存储器（HBM）具有高 速度、高带宽的特性，可加快 AI 的数据处理速度。在典型的 DRAM 中，每个芯片有八个 DQ （数据输入/输出）引脚。在组成 DIMM3 模块单元之后，共有 64 个 DQ 引脚。随着数据传输量 增加，DQ 引脚的数量已无法保证数据能够顺利通过。HBM 采用了系统级封装（SIP）4 和硅通 孔（TSV）技术以增加吞吐量并克服单一封装内带宽的限制，将数个 DRAM 裸片垂直堆叠，裸 片之间用 TSV 技术连接。它拥有高达 1024 个 DQ 引脚，但其物理面积却比标准 DRAM 小 10 倍 以上，能够对海量数据进行并行处理。

AI 算力需求指数级增长，HBM 为高带宽需求提供更优解决方案。根据 GLOBE NEWSWIRE 数据， 2022 年生成式 AI 市场规模为 106 亿美元，2032 年将达到 1519 亿美元，年复合增长率预计 为 31.4%。包括 ChatGPT 在内的生成式 AI 服务场景多元，但其本质都是使用生成式对抗网络 （GAN）等大模型来学习海量数据后创造新内容，对于算力需求极高，训练 GPT-3、MegatronTuring NLG 530B 等超大语言模型所要求的算力提升速度呈数倍到数百倍的增长。

AI 服务器需要在短时间内处理大量数据，而高带宽连接能够满足其对数据量和传输速率的需 求。目前，高带宽 GPU 存储方案主要分为 GDDR 和 HBM： GDDR：GDDR 采用传统的方法，通过标准 PCB 将封装和测试的 DRAMs 与 SoC 连接在一起。 GDDR6 内存系统带有 4 个 DRAM。与 HBM2E 宽而慢的内存接口不同，GDDR6 接口窄而快。 两个 16 位宽通道（32 条数据线）将 GDDR6 PHY 连接到相关的 SDRAM。GDDR6 接口以每针 16Gbps 的速度运行，可以提供 64GB/s 的带宽。GDDR 速度更快，但带宽不如 HBM 有优势。 HBM：通过 3D 堆叠内存,HBM 可以以极小的空间实现高带宽和高容量需求。HBM2 每个堆 栈最多包含 8 个内存芯片，每个封装 256GB/s 的内存带宽（DRAM 堆栈）。HBM2E 可以实 现每堆栈 461GB/s 的内存带宽。连接到一个处理器的四块 HBM2E 内存堆栈将提供超过 1.8TB/s 的带宽。

HBM 产品持续迭代，AI 存储需求增量可期。SK 海力士于 2013 年开发出了业界首款 HBM，并 于 2022 年 6 月开始批量生产 HBM3。随着堆叠层数及单 Die 容量提升，HBM 产品不断提升存 储容量及带宽，HBM3 每个引脚传输速率达 6.4Gbps，最高带宽可达 819GB/s，较 HBM2e（460GB/s） 高约 78%。根据海力士官方微信平台，SK 海力士已向英伟达（NVIDIA）供应 HBM3，开发 ChatGPT 的 AI 服务器利用了搭载 HBM3 的 GPU 模组。根据 Trendforce2023 年 5 月发布的报告，预计 2023 年 AI 服务器（含搭载 GPU、FPGA、ASIC 等）出货量近 120 万台，同比增长 38.4%，上调 2022-2026 年 AI 服务器出货量年复合成长率至 22%。同时预计 AI 服务器芯片 2023 年出货量 将增长 46%。以英伟达 AI 服务器 DGX A100 80GB 测算，每台服务器配有 8 颗 A100 GPU,单颗 GPU 与 5 颗 HBM2e（16GB）合封，每颗 HBM2e 堆叠 8 层 Dram 裸片，则 2023 年需 HBM2e4800 万 颗，对应 DRAM 裸片需求约为 3.84 亿片。未来伴随 HBM 堆叠 DRAM 密度增长，前驱体材料用 量有望进一步提升。

HBM 市场扩增迅速，SK 海力士等存储厂商引领市场发展。HBM 市场进入量价齐升阶段，根据 mordorintelligence2022 年的预测，HBM 市场 2023 年规模为 20.4 亿美元，2028 年将达 63.2 亿美元，年复合增长率预计为 25.36%。根据 TrendForce 数据，2022 年 SK 海力士在 HBM 市 占率为 50%，三星和美光市占率分别为 40%和 10%。根据韩媒 etnews2023 年 7 月报道，三星 计划投资 1 万亿韩元（约 7.8 亿美元）扩产 HBM，目标 24 年底之前将 HBM 产能提高一倍，并 已订购主要设备；2023 年 6 月报道，SK 海力士目标将 HBM 产能扩大 2 倍。根据韩媒 etoday2023 年 5 月报道，HBM 实时价格比去年同期上涨 5 倍以上；SK 海力士预计 23 年下半年通过新产 品 HBM3E 实现 8Gbps 的传输速度，通过 12 层 DRAM 堆叠，比现有 8 层堆叠的 HBM3 产品最大 容量扩增 50%。三星相应计划 23 年下半年推出 HBM3P 新产品。

2.驱动因素二：存储器容量提升伴随制程升级,High-K 前驱体需求提升

根据 Trendforce 的数据，2019 年全球主流 DIMM（双列内存模块）容量为 8Gb，占比为 80%以 上，到 2022 年 8Gb 占比下降至 50%以下，16Gb 成为市场主流。随着 DRAM 存储器容量不断增 大，其内部的电容器（Capacitor）数量随之剧增，而单个电容器的尺寸将进一步减小，电容 器内部沟槽的深宽比也越来越大。深沟槽将需要更高的薄膜表面积，根据微导纳米 2022 年 报，在 45nm 制程中，沟槽结构深宽比达到 100：1，所沉积薄膜的有效面积大约是器件本身 表面积的 23 倍,前驱体用量大幅增加。

随着集成电路制程提升，晶体管体积减小，沟道长度缩短，传统栅介质 SiO2的厚度被迫减薄 到几纳米，由于电子的波动性，有一定几率电子会发生隧穿效应，产生沟道到栅极的漏电， 削减源极漏极间的开电流。另一方面，为保证绝缘层的大电容以支持晶体管的开关性能及工 作电流等，在厚度不缩小的前提下，需要更高介电常数的材料。英特尔从 45 纳米制程处理器 起引入 HKMG（High-K 材料和金属栅极），根据英特尔官网资料，其 High-K 主要材料铪（HfO2） 的介电常数为 25，相比 SiO2 的 4 高了 6 倍左右；HKMG 漏电量仅为 SiO2介质的 10%，理论性 能比 65nm 制程在相同耗能下提升 20%。随着制程节点升级及先进制程产能提升，对应 HighK 前驱体需求扩大。

3.驱动因素三：NAND 堆叠层数增加，前驱体用量提升

NAND 堆叠层数增加，新产品放量带动前驱体需求增长。3D NAND 使用多层垂直堆叠，密度高， 功耗低，在相同尺寸下比 2D 容量更大。由于每一层 NAND 都要薄膜沉积工艺，前驱体用量将 同步成倍增长。根据 SK 海力士官网，2023 年 6 月 8 号 SK 海力士宣布已开始量产 238 层 4D NAND 闪存，并正在与生产智能手机的海外客户公司进行产品验证。全球首个 238 层 3D NAND 产品是一款 512Gb(64GB)3D TLC，其制造效率比海力士 176 层 3D NAND 节点上制造的同类产 品高 34%，数据传输速度比上一代的速度快 50%。将为智能手机和 PC 客户提供更高的性能。