半导体行业深度：先进封装引领“后摩尔时代”，国产供应链新机遇.pdf

半导体行业深度：先进封装引领“后摩尔时代”，国产供应链新机遇。Chiplet：“后摩尔时代”半导体技术发展重要方向。Chiplet 作为后摩尔时代 的关键芯片技术，其具有 1）小面积设计有利于提升芯片良率，2）3D 等先进 封装方式提升性能降低功耗，3）IP 快速复用降低设计成本和复杂度有助于产 品快速迭代，4）针对性选取制程工艺降低制造成本等优势。先进制程及超大 芯片最受益 Chiplet 技术，我们看到近年以 AMD、三星、台积电、Intel 为代 表的龙头厂商持续推出 Chiplet 相关产品。中国集成电路行业高端产品受到海 外制裁限制背景下，Chiplet 有望成为国产芯片“破局”重要途径。

“超越摩尔定律”，先进封装崛起。随着摩尔定律不断进步，当前最小线宽已 达到几纳米，进一步缩小特征尺寸变得非常困难。“超越摩尔定律”致力于在 之前摩尔定律演进过程中未完全开发的部分提升系统集成度。先进封装是实 现“超越摩尔定律”的重要方式，根据 Yole，2021 年全球先进封装市场规模 374 亿美金，到 2027 年有望达到 650 亿美金，2021-2027 年 CAGR 9.6%。 从整个封装行业的占比来看，先进封装有望在 2027 年超过 50%。先进封装 中嵌埋式、2.5D/3D、倒装技术都将实现高复合增速。

海外龙头先进封装布局如火如荼。AMD 多年来始终走在封装技术革新前沿， 其于 2015 年在 GPU 市场推出高带宽内存（HBM）和 2.5D 硅中介层技术，引 领业界以小尺寸获得最佳内存带宽。2021 年宣布与台积电合作推出 3D Chiplet（3D V-Cache），首款采用该技术的产品为 Ryzen 7 5800X3D，其使 用台积电的 SoIC 将铜对铜直接键合，使连接密度达到 2D 封装的 200 倍，互 联密度是微凸块的 15 倍，集成度大大提高。台积电于 2011 年开始布局先进 封装，目前其 3DFabric 系列包含前端 SoIC 技术和后端 CoWoS、InFO 封装技 术。INTEL 推出 EMIB 引领低成本 2.5D 异构封装，Foveros 提供高性能 3D 堆叠解决方案。三星除了已经在 HBM 中使用 3D 堆叠之外，其代工目前主要 的先进封装方案包括 I-Cube、X-Cube、R-Cube、H-Cube 四种。

重视先进封装关键环节供应链机遇。我们总结先进封装四大要素，分别为 RDL （Re-distributed layer，重布线层）、TSV（Through Silicon Via，硅通孔）、 Bump（凸点）和 Wafer（晶圆）。RDL 起到 XY 平面电气延伸的作用，TSV 起 到 Z 轴电气延伸的作用，Bump 起到界面互联和应力缓冲的作用，Wafer 作为 集成电路的载体以及 RDL 和 TSV 的介质和载体。我们认为围绕这些环节的设 备、材料供应链有望受益先进封装市场增长带来的增量需求。