如何看待台积电先进技术路线？

先进制程向 A14 发展，芯片能效性能进一步提高。台积电的先进技术路线图清晰勾勒了 未来制程演进路径：

N3：目前台积电最先进的技术平台，已在移动终端与 HPC/AI 产品实现量产。其中 N3E 已在旗舰手机以及HPC/AI 产品中实现了出色的良率并已量产；N3P则进一步提升了PPA 和密度以进一步取代 N3E，N3E 已于 24Q4 开始量产。同时，为满足不同客户需求，台 积电将在未来推出更多 N3 版本，包括用于 CPU 的 N3X、用于汽车的 N3A 和高性价比的 N3C 等。台积电预计 N3 将成为高量产、长跨度周期的制程节点，截止 2025 年 4 月， N3 已获得 70 个以上的新试流片产品数量。

N2：基于台积电首代环栅晶体管（纳米片 GAA 晶体管）技术，相比 N3E，N2 在相同功 耗下速度提升 18%、在相同速度下功耗降低 36%、逻辑密度提升 1.2 倍、芯片密度提 升超过 1.15 倍。目前 N2 已获得多个客户产品试流片，并计划于 2025H2 量产；性能更 强的 N2P 预计将于 2026H2 量产；N2X 则将基于 N2P 频率提升 10%并预计将于 2027 年量产。移动与云端客户将率先在第一年采用 N2，而 HPC/AI 客户则将会为了追求更高 的能效性能加速向 N2 迁移，台积电预计 N2 的第二年新试流片产品数量将相较于 N5 增 长近 4 倍。

A16：将在纳米片晶体管技术之上进一步采用业内最佳的背部电源传输技术 SPR（（Super Power Rail），其通过创新的背面接触技术降低 IR（（电压降）、提升逻辑密度、性能和功 耗。A16 在 SPR 技术下相较于 N2 拥有更低的 IR 及更高逻辑密度的更短线长，在相同 功耗下速度提升约 8%；同时由于更短的线长降低了互联电容，进一步使 A16 在相同速 度下功耗下降约 20%。A16 将主要针对数据中心 AI 和 HPC 产品，以满足其苛刻的信号 布线和电源传输需求，并预计将于 2026 年下半年准备量产。

A14：基于下一代纳米片技术，同时台积电将其 TSMC NanoFlex 标准单元架构发展 为 NanoFlex Pro，以实现更好的效能、能源效率和设计灵活性。A14 与 N2 相比， A14 在相同功耗下速度提升 10-15%，在相同速度下功耗降低 25-30%，逻辑密度提 升 1.23 倍，芯片密度提升 1.2 倍。A14 预计将于 2028 年量产，采用 SPR 的 A14 版 本预计将于 2029 年量产。

垂直堆叠 CFET 及 2D TMD 或将成为 A14 后技术继续升级方向。从 A14 后的芯片架构展望 来看，台积电提出了多个包括新型晶体管架构和新材料的创新解决方案：

晶体管架构方面，台积电展示了最小的 48 纳米栅极间距 CFET（互补场效应晶体管， Complementary FET）晶体管及逆变器，其展现出高达 1.2 伏特的良好平衡逆变器特性， 这一演示标志着 CFET 技术发展的重大里程碑，为未来技术扩展奠定了基础。

新材料方面，台积电宣布其在低维通道材料 2D TMD（二维过渡金属二硫化物，TwoDimensional Transition Metal Dichalcogenides）方面取得突破，可进一步实现尺寸扩展 和能量降低。在互联层面，台积电将引入新的垂直互联（Via）以降低 Via 电阻、新的有 效串联电感（ESL）以降低耦合电容以及新的铜屏障（Barrier）以降低铜线电阻。而在铜 互联之上，台积电称其将采用拥有空气缝隙的新金属材料以进一步降低互联电容与耦合 电容，同时其认为插层石墨烯（Intercalated Graphene）将是另一种有前景的新金属材 料，未来或可进一步显著降低互连延迟。

先进封装平台持续迭代升级，CoWoS 将进一步集成多种功能。预计未来针对 HPC/AI 产 品的封装技术平台将迎来计算、互联及信号传输等多维度的显著提升： 1）3D 堆叠芯片：以满足能效性能和计算密度的需求； 2）Interposer 中间层：将提供除互联以外的更多功能，如 IVR（集成电压调节器， Integrated Voltage Regulator）； 3）信号传输：使用硅光技术集成光模块，光连接代替传统铜连接。

台积电 3D 垂直集成及先进封装技术平台持续升级完善。3D Fabric 是台积电推出的先进 封装平台，包括 2D 和 3D 前端和后端互连技术。前端技术 TSMC-SoIC（（整合芯片统统） 使用 3D 硅堆栈技术，包括 SoIC-P 和 SoIC-X 两个技术平台；后端工艺包括 CoWoS、 InFO、SoW 封装技术。3D Fabric 包含了台积电可以提供的数十种封装技术，如中介层 技术、EMIB、Foveros、die 对 die 的堆叠、ODI、AIB 和 TSV。

SoIC 有两种堆叠方案，分别是 SoIC-P（（Bumped）和 SoIC-X（（Bumpless）。SoIC-P 是基 于凸块的堆叠方案，适用于对成本比较敏感的下游应用，如移动手机、IoT 等。SoIC-X 则是无凸块堆叠方案，较 SoIC-P 可以实现更高的互连密度和更低的键合间距，适用于 对性能要求极高的 HPC 应用。

CoWoS 分为 CoWoS-S，CoWoS-R，CoWoS-L。其中 1）CoWoS-S 是基于硅中介层的工 艺技术，相比其他两种技术，CoWoS-S 成本最高、性能最优；2）CoWoS-R 采用了 RDL 中介层，RDL 中阶层由聚合物和铜布线组成，相比硅中介层具有更好的机械柔性，并支 持更大的 interposer 尺寸，互连密度和带宽低于 CoWoS-S；3）CoWoS-L 结合了 CoWoSS 和 CoWoS-R 的技术优点，使用 RDL 中介层与局部硅互连 LSI，平衡性能与成本，局 部硅互连保留高密度布线优势，RDL 提供尺寸弹性和成本控制。

InFO 分为 InFO-PoP 和 InFO-2.5D 两种技术。InFO-PoP 通过高密度 RDL 和 InFO 通孔 （TIV）将 Logiv 芯片与 DRAM 内存垂直堆叠，适合智能手机等移动设备。InFO-2.5D 通 过 RDL 将多芯片水平互联，面向 HPC、5G 网络芯片等领域。

SoW 由 SoW-P 和 SoW-X 两个平台组成，SoW-P 专注于逻辑集成，SoW-X 支持逻辑和 HBM 集成。

TSMC-SoIC 是推动异构芯片 3D 集成的关键技术。SoIC 采用超高密度垂直堆叠技术，实现 高性能、低功耗和最小 RLC（（电阻-电感-电容）。SoIC 目前已经量产 Face-to-Back 堆叠方案， 凸点间距达到 9 微米。2025 年，台积电将技术转向 Face-to-Face 堆叠方案，可以实现更高 密度的互联，N3-on-N4 凸点间距可以达到 6 微米，预计将于 2025 年投产。未来，SoIC 还将 继续向着更大尺寸、更小的凸点间距、更高的互联密度发展，2029 年，A14-on-N2 将实现超 过首代 SoIC 20 倍的互连 IO 数量。

高性能算力要求更高的集成能力，CoWoS 是当前 AI 芯片发展的重要推动力。CoWoS-S 目 前支持高达 3.3 倍光罩尺寸的互连，CoWoS-L 除了增加互联尺寸，还集成了如 LSI（局部硅 互连）、嵌入式 DTC（（动温度度控制）和 IVR（（集成电压调节器）等功能来提升性能。台积电 将于 2026 年推出 5.5 倍光罩尺寸的 CoWoS-L，2027 年推出集成 SoIC 和 12 个 HBM 的 9.5 倍光罩尺寸 CoWoS-L。互连尺寸从 3 倍迅速增至 5 倍，再到 9 倍光罩尺寸，计算能力提升超 过 7 倍。CoWoS-L 相比 CoWoS-S 复杂度显著增加，但是目前良率进展好于同期 CoWoS-S， 随着工艺成熟，将推动良率进一步提升。

SoW-X 量产在即，晶圆级先进封装开启新纪元。2025 年 4 月，台积电在北美技术研讨 会中正式推出其最新先进封装技术 SoW-X。AI 与 HPC 领域需求日益增长，为响应此趋 势，台积电推出了晶圆级先进封装平台 SoW，是后摩尔时代进一步提升统统性能的有效 技术方案。目前 SoW 分别拥有专注同质集成的 SoW-P 以及异质集成的 SoW-X 两种方 案，其中 SoW-X 预计将计划于 2027 量产。 从 2024 年的 SoW 平台相关规划中可以看出，在台积电的规划下在 2027 年 SoW-X 与 CoWoS 平台的技术演进将处于并行的状温，而 SoW-X 在 2024 年被其称为 CoW-SoW， 因为 SoW-X 是一种集成 InFO_SoW（即 SoW-P）和 CoWoS-L 的 2.5D 封装架构。具体 看 SoW-X 性能参数，SoW-X 将拥有超 40 倍的光罩尺寸（Reticle Size），相当于可以同 时集成超 60 个 HBM，相较于目前拥有 3.3 倍光罩尺寸，集成 8 个 HBM 的 CoWoS 相比， 在计算能效更优的情况下算力可指数级提升 40 倍。此外，SoW-X 还具备面向下一代数 据中心大规模集群式 XPU 的可扩展性。

SoW-X 为集台积电前沿技术大成者，相较传统 CoWoS-L 集群性能大幅提升。分别来看 InFO_SoW 技术与 CoWoS-L 技术，InFO_SoW 技术具备显著优势，包括更低延迟、更高带宽 密度，以及降低的电源分配网络（PDN）阻抗；在此之上，SoW-X 进一步集成了 CoWoS-L 带 来的 HBM 集成以提升内存性能，并通过嵌入深沟槽电容器（eDTC）的局部硅互连（LSI）增 强本地通信能力与电源完整性。此外，SoW-X 还优化了 LSI 互连方面的金属堆叠与晶圆扇出 RDL 的利用率，从而显著提升计算能力与数据传输总带宽。