封装技术革新、工艺类型及发展方向分析

先进封装朝着增加单位面积 I/O数量的方向发展。

我们于 2024 年 2 月 22 日发布深度报告《AI 系列之先进封装：后摩尔时 代利器，AI+国产化紧缺赛道》提到封装技术的发展历史主要围绕体积 和性能不断展开，目前实现了从传统封装到先进封装的时代跨越，其发 展可以分为从传统封装到先进封装的五个阶段，实现了三次技术革新。 1）传统封装时代：主要是第一阶段(20 世纪 70 年代前)和第二阶段（20 世纪 80 年代后），实现了从通孔插装技术到表面贴装技术的升级。2） 先进封装时代：以第三阶段（20 世纪 90 年代之后）为界，封装技术步 入先进封装时代，出现了以晶圆级封装(WLP)为代表的面积阵列型封装 技术。而第四、第五阶段代表了半导体封装行业的第三次技术革新，实 现了二维到三维的封装技术拓展。

传统封装与先进封装技术界限明显，以焊线为主要区分方式。传统封 装，主要是将晶圆切割成单个芯片，以引线键合为主要连接方式进行封 装的工艺。传统封装按照工艺可以分为 SIP、DIP、SOP、SOT、TO、 QFP、QFN、DFN、BGA等形式。这类封装技术具有较低的生产成本和 较高的生产效率，适用于初期的集成电路产品。先进封装主要采用了倒 装等键合互联的电气连接方法，有晶圆级封装（WLP）、面板级封装 （PLP）、2.5D封装（interposer、RDL等）、3D封装（TSV）等封装技 术。因此，传统封装和先进封装的主要区别在于是否采用了焊线，即传 统封装主要使用引线实现芯片与外界的连接。

先进封装朝着增加单位面积 I/O数量的方向发展。大数据、AI时代，发 展先进封装、提升 I/O 密度是应有之义。而提升 I/O 最直观的方式即制 造更细的 I/O 间距（pitch）和更细线间距（L/S）。具体而言 I/O 间距包 括：1）混合键合（hybrid bonding，一种将介电键（SiOx）与嵌入金属 （Cu）结合形成互连的工艺技术）时上下 die 之间的键合间距，可以提 高芯片间通信速度，2015 年时为 2um 级别，到 2023 年有望升级至 1um 以下，混合键合是应用于高带宽存储（HBM）的理想键合方案；2） Bumping 工艺中 Bump（通常称作“凸点”或“凸块”，为先进封装上下 层连接的接触部分）间距，2015 年在 200-150um，2025 年有望达到 50um 级别；3）Ball（焊球）间距，2021 年之前在 1200-350um 级别， 2023年有望达 300um级别。而线间距主要指 RDL（重新布线层）的 L/S（线间距），2015 年≥10um，2023 年有望达 2um 级别。

Bump 技术具备引脚密度高、低成本的特点，是先进封装的基础之一。 相较于传统打线技术（Wire Bond）的“线连接”，Bump 技术“以点代 线”，在芯片上制造 Bump，连接芯片与焊盘，此种方法拥有更高的端 口密度，缩短了信号传输路径，减少了信号延迟，具备了更优良的热传 导性及可靠性，也是进行 FC（Flip Chip）倒装工艺在内的先进封装工 艺的技术基础。

Bump 凸块微小化要求键合工艺持续发展。随着芯片集成度的提高以及 工艺技术的发展，Bump 正朝着更先进的趋势发展：1）Bump 不断变得 更小、更精确，例如转变为焊锡合金或金属球的形式，适应更高密度的 集成电路。2）Bump 技术正在从传统的焊接 Bump 过渡到更先进的球形 Bump或金属填充 Bump，以满足更高的连接密度。而 Bump结合热压键 合工艺最小可以做到 10um 节距，对于细间距的 Micro bump，电镀 Bump 非常小的不均匀性也会影响良率和性能，因此 10um 间距以下需 要依靠混合键合（hybrid bonding），混合键合技术去除芯片之间的填充 物，使其直接连接到铜电极上。混合键合分为芯片到晶圆（D2W：dieto-wafer）技术和晶圆到晶圆（W2W：Wafer-to-wafer）技术，D2W 良 率高但芯片与晶圆的对齐难度大，W2W 良率低（两片晶圆良率相乘） 但技术成熟，更适合应用于成熟制程。

Bump 微缩触及工艺极限，混合键合应运而生。当电子封装行业发展到 3D 封装时，微凸块通过使用裸片上的铜凸块作为晶圆级封装的一种形 式实现芯片间的垂直互联。然而，铜凸块的尺寸范围很难缩小到 10um 以下，微凸块技术因此遭遇瓶颈。混合键合通过小型铜对铜连接微 3D 封装提供了一种可行的绕过凸块限制的解决方案。

混合键合（hybrid bonding）：混合键合在晶圆表面的介电层（SiO2、 SiCxNy、SiOxNy 等）中嵌入了金属焊盘（一般为 Cu），然后对其表面 进行活化，降低键合条件，接着将两片晶圆直接贴在一起键合。在键 合时，金属焊盘（Cu）通过 CMP 使其凹陷几纳米并形成碟形轮廓，随 后在退火过程中，因为金属 Cu 和介电质的热膨胀系数不同，Cu 会膨胀 地更快，两块芯片的金属焊盘（Cu）会接触并产生压力，发生金属扩散，实现芯片键合。

混合键合突破 I/O 密度瓶颈，性能优越。1）I/O 密度更高：混合键合金 属焊盘（大小约为 0.5um×0.5um 方形）间距可以微缩到 2um 以下，极 大地提升 I/O 密度；2）层间距离更短：混合键合是直接键合，中间没 有层间距，可以缩短小芯片间连线长度，从而改善总体性能、功率和成 本，且相较于焊球键合约 30um 的层间厚度，混合键合封装的芯片会更 薄。3）省去底部填充成本：相较于倒装芯片键合，混合键合不需要在 层间底部填充，可以省去相应材料成本。

混合键合分为 W2W（晶圆对晶圆）、D2W（芯片对晶圆）两大类，二 者整体封装步骤相似，D2W 涉及切片。在晶圆对晶圆（W2W）混合键 合的工艺流程中，首先进行层间介质（ILD）的沉积，随后对 ILD 层进 行精确的刻蚀。接着是铜阻挡层与种子层的沉积，为电化学沉积铜层 做准备。铜电化沉积层形成后，通过化学机械抛光（CMP）对介电表 面进行抛光，同时在铜中实现几纳米的凹陷。随后进行等离子体激活 以生成 Si-O 键，并用去离子水冲洗介质以便于混合键合。混合键合完 成后，在 350℃下进行 2 小时的退火处理，确保键合的稳定性。之后， 对上层硅晶圆进行边缘处理。最后，通过背面研磨和减薄来达到预期 的硅晶圆厚度和平坦度，以此完成晶圆对晶圆（W2W）混合键合的工 艺流程。芯片对晶圆（D2W）工艺流程在晶圆切片前的工艺与 W2W 相 同。晶圆第一次完成 CMP 抛光后进行切片和清洗，准备混合键合过程。 完成键合后，进行退火处理来增强界面结构的牢固度；随后的步骤是空隙填充，以确保材料的完整性。第二次 CMP 技术抛光晶圆之后进行 穿孔氧化物的刻蚀，以形成铜互联，然后对氧化物刻蚀后的结构进行 填充。最终，第三次执行 CMP 抛光，确保晶圆表面达到所需要的平滑 度和清洁度，以完成整个 D2W 的工艺流程。

混合键合有望在 CIS、存储、逻辑等领域应用。根据 EVG数据，在 CIS 和存储的 3D NAND 领域，W2W 混合键合已经率先成熟应用，目前索 尼的 CIS 和长江存储的 3D NAND 等产品均有采用；在存储的 HBM、 DDR6+和逻辑等领域，C2W/W2W混合键合正在持续研发应用中，具体 应用有 AMD 3D V-Cache 技术等，AMD 将 SRAM（L3 级缓存）堆叠至 CCD（Core Chiplet Die）上，以增加 CPU 的 Cache 容量，3D V-Cache 采用了台积电的 SOIC-X 混合键合技术，在 Ryzen （PC CPU）和 EPYC （服务器 CPU）等多款处理器上应用。

混合键合设备市场处于早期非线性发展阶段。据 Yole 数据，2020 年全 球混合键合机市场达 2.67 亿美元，其中 C2W 键合机为 0.06 亿美元， W2W 键合机为 2.61亿美元，至 2027年二者市场空间分别有望增至 2.32、 5.07 亿美元，2020-27 年 CAGR 分别为 68.56%和 9.95%。

混合键合机是混合键合的核心设备。混合键合工艺复杂，因此混合键 合机内通常有多个应用模块。以下通过 EV Group 的混合键合机 GEMINI 系列产品为例介绍混合键合机的功能模块： 1）旋涂模块（Spin Coat Module）：用于在晶圆键合之前应用粘合剂层。 通过高速旋转将液态粘合剂均匀涂覆在晶圆表面，形成一层均匀的粘 合剂膜。 2）烘烤/冷却模块（Bake/Chill Module）：在涂层完毕后、晶圆键合前对 粘合剂层进行处理。该模块使粘合剂层经过烘烤来促进固化和附着强 度，并通过冷却控制粘合剂的物理性质及其对成键性能的影响。 3）低温等离子体激活模块（Low Temp Plasma Activation Module）：对 于等离子活化键合（PAWB，Plasma Activated Wafer Bonding）进行等离 子体表面处理活化，以增强材料间的化学键合能力。 4）清洗模块（Cleaning Module）：使用去离子（DI）水和温和的化学清 洗剂，去除晶圆表面的微粒污染，为键合提供干净的表面。 5）对准模块：在晶圆键合前进行晶圆对晶圆的对准，确保精确的层间 配合。 6）UV 键合模块（UV-Bond Module）：支持紫外线启动的粘合剂键合过 程，利用 UV 光源来激发粘合剂固化，形成坚固的键合。 7）键合模块（Bond Module）：支持除了紫外线固化粘合剂外的所有主 流键合工艺，包括直接键合、阳极键合等传统键合方法。 8）键合精度检测模块（Alignment Verification Module）：在永久键合之 前和/或之后，用于验证晶圆在键合腔室或类似模块中的对准准确性。

全球混合键合机市场目前由 Besi、EVG 等国际厂商主导。晶圆对晶圆（W2W）混合键合机的主要生产厂商有 EVG、SUSS、Nidec、Ayumi 和 bondtech。芯片对晶圆（D2W）混合键合机的主要生产厂商有 bondtech、Besi、SEMES、ASM 和 HANMI。鉴于大陆封装工艺现状， 当前大陆对混合键合机需求较少，国产厂商拓荆科技（W2W）、华卓精 科（待上市，W2W）、艾科瑞思（未上市，D2W）、华封科技（未上市， D2W）等已开展前瞻布局。