封装工艺、发展趋势、技术及现状如何？

封装，集成电路生产末端环节。

1. 封装工艺

20 世纪 90 年代，全球化进程的加快以及国际分工职 能深化，推动了集成电路产业链向专业化分工的方向发展，逐渐形成了独立的集成电路 设计、晶圆代工和封装测试企业。封装环节处于集成电路生产的末端，裸片在通过封装 测试后便得到成品芯片。通常可以通过是否采用焊线来区分先进封装与传统封装。传统 封装以引线框架为载体，采用引线键合互连的形式进行封装，主要包括 DIP、SOP、QFP 等形式。先进封装以封装基板为载体，采用键合互连，应用先进的设计理念和集成工艺对 芯片进行封装级的重构，这类技术主要包括 FC、WLP、2.5D/3D 等封装。

1）晶圆经过测试后， 首先要经过背面研磨（Backgrinding），以达到所需厚度；2）然后进行晶圆切割（Wafer Sawing），将晶圆切割成芯片；3）选择质量良好的芯片，通过芯片贴装（Die Attach）工 艺将芯片连接到引线框架或基板上；4）之后通过引线键合（Wire Bonding）的方式实现 芯片与基板之间的电气连接；5）最后使用环氧树脂模塑料（EMC）进行密封保护。引线 框架封装和基板封装在前半部分流程中均采用上述步骤。

封装的主要作用：机械保护、散热、机械连接和电气连接。机械保护，将芯片和器 件密封在环氧树脂模塑料（EMC）等封装材料中，保护它们免受物理性和化学性损坏。 机械连接，将芯片可靠地连接至系统，以确保使用时芯片和系统之间连接良好。电气连 接，为芯片供电，同时提供信号的输入和输出通路。散热，将半导体芯片和器件产生的热 量迅速散发出去，防止晶体管升温过快而无法工作。

2.封装发展趋势

摩尔定律放缓，先进封装作用显现。集成电路发展早期，集成电路上可以容纳的晶 体管数目每 18-24 个月翻一番，处理器性能每两年增长一倍，同时价格下降一半，这一现象被称为摩尔定律。但随着晶体管尺寸的缩小，这一现象变得难以维系。2023 年 IEDM SC1.6证实了晶体管成本缩放规律（0.7x）在 28nm 已经停滞，晶体管成本在后续技术迭 代中保持平稳。后摩尔时代“more than Moore”重要性凸显，先进封装迎来发展机遇，高速 信号传输、散热、小型化、低成本、高可靠性、堆叠等成为封装的发展趋势。

FCCSP、FCBGA、WLCSP、SiP、2.5D/3D 等先进封装逐渐成为主流。全球集成电 路封装技术一共经历了五个发展阶段。第一阶段为 20 世纪 70 年代以前，采用通孔插 转型封装；第二阶段为 20 世纪 80 年代以后，采用表面贴装型封装；目前全球封装的主 流技术处于以球栅阵列封装（BGA）、芯片级封装（CSP）为主的第三阶段，并在逐步向 以三维立体封装（3D）、系统级封装（SiP）、倒装焊封装（FC）、芯片上制作凸点（Bumping）、 硅通孔（TSV）、扇出型（Fan-Out）、扇入型（Fan-in）为代表的第四、第五阶段技术迭代升级。当前全球封装行业的主流技术处于以 CSP、BGA为主的第三阶段，并向以系统级 封装（SiP）、倒装焊封装（FC）、芯片上制作凸点（Bumping）为代表的第四阶段和第五 阶段封装技术迈进。

3. 主要先进封装技术介绍

根据技术与功能差异，可大致将先进封装技术分为单芯片密度提升、多芯片系统集 成两类。单芯片密度提升主要包含，BGA、CSP、FC、WLP、2.5D/3D。多芯片系统集成 主要包含：Chiplet、SiP。

 单芯片密度提升

BGA（球栅阵列，ball grid array）一种用于集成电路表面贴装的封装技术。BGA 是 PGA（引脚栅格阵列）的后代，BGA 中的引脚被封装底部的焊盘所取代。 BGA 封装主要的优点包括：高密度、热传导及低电感引线。高密度，BGA 封装中引 脚可以在整个底部分布，而不仅仅是周边，可以提供比双列直插式或扁平封装更多的引 脚数量。热传导，BGA 封装与 PCB 之间热阻较低，封装内部集成电路产生的热量更容易 流向 PCB，从而防止芯片过热。低电感引线，BGA 封装和 PCB 之间的距离非常短，引 线电感低，因此具有优于引脚器件的电气性能。

CSP（芯片尺寸封装，chip size package）是 BGA 进一步向小型化、薄型化方向发展 形成的一种封装技术。CSP 要求芯片占封装面积的比例大于 80%。

FC（倒片，Flip chip），一种将芯片贴装到封装载体上的电气连接方式。在引线键合 方法中，线材首先会链接芯片，然后通过环路焊接到载体上。线材的长度和直径通常在 1- 5mm 和 15-35um。在 FC 封装中，芯片朝下通过直径极小的锡球（被称为凸点 Bump 的 导电金属）和载体连接起来。凸块一般高 60-100 µm，直径为 80-125 µm，而铜柱 (CuP) 凸块的高度通常为 40 µm，并有锡银焊帽。倒片封装能够缩小互连长度，增加信号密度， 缩小芯片尺寸以及缩小封装面积。 芯片贴装和底部填充步骤是倒装芯片互连的关键。1）芯片贴装。目前常见的FC封 装互连基本采用焊料，当前的焊料选项有共晶锡/铅或无铅（98.2% 锡、1.8% 银）焊料。 2）底部填充。底部填充是填充在晶片和载体之间，环绕焊料凸块的特殊环氧树脂。底部 填充的目的在于对由硅晶片和载体之间的热膨胀差异而产生的焊点应力进行控制，固化 后的底部填充会吸收应力，降低焊料凸块的应变，大幅延长成品封装的寿命。除贴装与底 部填充外，其余封装结构可以采用多种格式，例如 FCBGA、FCCSP。

WLP（晶圆级封装，Wafer Level Package），是对晶圆进行封装测试后再切割得到单 个成品芯片的技术。对比传统封装先切割晶圆，再逐个封装的流程，晶圆级封装技术直接在晶圆上完成封测程序后进行批量化切割。WLP 包含五项基本工艺：光刻、溅射、电 镀工艺、光刻胶去胶和金属刻蚀工艺，通过这五项工艺在晶圆表面形成特定图案，这些图 案可作为扇入型封装（FI）的引线、重布层封装（RDL）的焊盘、倒片封装（FC）的凸 点。 WLP 的主要优势：晶圆级封装提升了封装效率、减小了封装尺寸、提高了封装可靠 性，拥有更小的封装尺寸，更快的信号传输速度。

WLP可分为 FIWLP（扇入型晶圆级封装）和 FOWLP（扇出型晶圆级封装）。FIWLP 利用 RDL 层将电信号向内扩展至芯片中心，封装尺寸基本等于芯片尺寸，可容纳的 I/O 数量较少，多用于小型便携产品。但随着技术进步，对于芯片 I/O 数量的要求不断提升， 扇出型封装应运而生。FOWLP 是在芯片的范围之外利用 RDL 重布层，将电信号向外扩 展至芯片外的区域（扇出区），因此可以连接更多引脚。相比于扇入型，扇出型封装具有 更好的扩展能力、电气性能和热性能，多用于基带处理器、射频收发器、5G、医疗器件 处理器等低耗高频高速的设备中。

TSV（硅通孔）。如图所示为硅通孔封装工艺步骤。首先在晶圆制造过程中形成通孔。 随后在封装过程中，于晶圆正面形成焊接凸点。之后将晶圆贴附在晶圆载片上并进行背 面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。

2.5D/3D封装，多芯片立体堆叠的封装技术。2.5D与3D封装两者的主要区别在于电 互联的实现方式，2.5D 封装是在中介层（interposer）上打孔布线来展开水平互联，3D 封 装则是直接在芯片上打孔布线实现垂直方向的上下层连接。从制造结构来看，2.5D 封装 的芯片倒扣在中介层之上，通过一系列的微凸块和硅通孔实现不同功能裸片和基底之间 的连接，具有高密度、低功耗和低延迟的特性。而 3D 封装不需要中介层，芯片通过 TSV 多层垂直堆叠直接实现高密度互连，提高了 IC 的性能；同时因为它允许更加紧凑的布线设计，减少了信号传输的阻力，降低了 IC 的功耗。

 多芯片集成

目前电路集成化的实现主要有系统级封装（System in Package，SiP）和系统级芯片 （System on a Chip，SoC）两条技术路径。 SoC 是将具有不同功能的元器件整合在单个芯片中的技术。SoC 一颗芯片即为一个 高度集成系统，其信息传递效率更高、体积更小，缺点在于其设计开发的周期更长，技术 性要求更高，开发成本更高，因此多应用于对运算功能要求高的高单价 GPU、HPC 等。 SIP是将单颗功能复杂的 SoC 集成芯片剥离成多个具有特定功能的芯粒（Chiplet）， 再采用 TSV、interposer 等工艺形成多功能异质异构的封装。SiP 开发周期更短、良率更 高、成本更低，是目前平衡功能与经济效益的更佳选择。 System-in-package，System 意味着芯片由多组件构成，可以包括模拟、数字和电源 IC， 晶体管、传感器等有源电路，电阻器、电容器等无源器件。In-Package 意味着构成芯片的 所有组件都在一个单一封装中。MCM（Multi-Chip-Module，多芯片模块）、SoM（System on Module，系统级模块）理念上与 SIP 相似。 Chiplet，具备标准化功能的小芯片。Chiplet 是发展 SiP 的关键技术，通过对系统级 芯片的复杂功能进行分解，将 IP 模块芯片化，得到一个标准化功能的小芯片，便称为 Chiplet。再将多种不同功能的小芯片组合、封装在一起，就可以得到一个 SiP 模块。Chiplet 技术通过调整不同功能模块的制程工艺降低制造成本，通过降低面积提高良率。

4.行业现状

行业集中度高

重资产叠加规模经济，行业集中度高。根据 YOLE 发布数据，2022 年全球前 30 大 玩家累计实现营收（通过封测业务）585 亿美元，前 5 家公司累计实现 348 亿美元，占比 高达 59%；前 10 家公司累计实现 492 亿美元，占比达 84%。前十大公司营收水平超过其 余公司的两倍，在资源高度集中的背景下，小型公司可能会与其他小型公司合并，通过整 合资源及技术来增强与大公司的竞争力。

主要分布于亚太地区

集成电路封测产业集中于亚太地区。在半导体产业转移、人力资源成本优势、税收 优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移。2022 年全球营收前十的 封测企业中，中国台湾有日月光、力成、京元、颀邦及南茂 5 家，市占率为 39.4%；中国 大陆有长电、通富、华天、智路 4 家，市占率为 24.5%；美国有安靠 1 家，市占率为 14.1%。 相较于芯片的设计与制造，大陆企业在封测领域的竞争力相对更强。

向上下游发展

近年来封装业务正在发生改变，WLP 等先进技术的发展吸引 IDM、Foundry 厂商重 拾封装业务，系统集成让 IC 载板、EMS 等厂商得到机会进军封测。封装逐渐从委外封测 厂走进上下游。 1）向上游晶圆厂发展。以 WLP 为例，为了在更小的封装面积下容纳更多的引脚， 先进封装向晶圆制程领域发展，直接在晶圆上实施封装工艺，通过晶圆重构技术在晶圆 上完成重布线并通过晶圆凸点工艺形成与外部互联的金属凸点。包含在晶圆上制造凸点 工艺（Bumping）、晶圆重构工艺、硅通孔技术 (TSV)、晶圆扇出技术(Fan-out)、晶圆扇入 技术(Fan-in)等技术，部分与晶圆厂交叉。 2）向下游模组厂发展。以 SiP 为例，将以前分散贴装在 PCB 板上的多种功能芯片， 包括处理器、存储器等功能芯片以及电容、电阻等元器件集成为一颗芯片，压缩模块体 积，缩短电气连接距离，提升芯片系统整体功能性和灵活性。SiP，包括采用 FC 技术的 系统级封装产品部分与模组厂交叉。

先进封装仍以 OSAT 为主，IDM、Foundry 提供更多高性能封装。OSAT（委外封测厂）占比 65.1%，Foundry（晶 圆代工厂）占比 12.3%，IDM 企业占比 22.6%，OSAT 仍为提供先进封装服务的主体。先 进封装市占率前 10 中，OSAT 龙头 ASE、Amkor 占领了大量市场，分别为 25%、12.4%， 大陆 OSAT 企业 JCET 为 8.8%。其他则主要为 Foundry 及 IDM 企业，TSMC 为 12.3%、 Samsung 为 9.4%、intel 为 6.7%、Sony 为 6.5%， IDM、Foundry 提供更多高性能封装。 IDM、Foundry 企业正加大封装投入。在 YOLE 对 2022 年头部企业资本开支的预测 中，IDM 或者 foundry 模式的 intel、TSMC、Samsung 在 2022 年均显著增加了资本开支； 而 OSAT 模式的 ASE、PTI 资本开支基本持平，Amkor、JCET 小幅增长，Tongfu、Huatian 在 21年大量投入后缩小了基本开支。2022 年封装资本开支占比中，intel占比28%、TSMC 占比 25%、Samsung 占比 14%，ASE、Amkor、JCET、PTI、Tongfu、Huatian 合计占比 33%，IDM、Foundry 在封装上的资本投入远高于 OSAT。