集成电路封装行业专题报告：技术发展引领产业变革，向高密度封装时代迈进.pdf

上传者：0*****
时间：2023/09/22
热度：1231
0人点赞
举报

集成电路封装行业专题报告：技术发展引领产业变革，向高密度封装时代迈进。打破IC发展限制，向高密度封装时代迈进。集成电路封装是指将制备合格芯片、元件等装配到载体上，采用适当连接技术形成电气连接，安装外壳，构成有效组件的整个过程，封装主要起着安放、固定、密封、保护芯片，以及确保电路性能和热性能等作用。先进封装技术通过采用更紧凑、更高级设计和制程技术，可提供更高集成度，更小尺寸，更高性能及更低能耗芯片。通过将多个芯片堆叠，在显著提高集成度及性能时，降低空间需求。在性能与能耗上，先进封装通过优化设计与制程，可大幅提高信号传输速度，降低功耗。在制程技术上，先进封装采用如微细化焊球、超低 k材料等创新技术，使得封装电气性能及散热性能有显著提升。未来封装各类间距将会进一步下降，Bump I/0间距将会缩小至50-40μm之间，重布层线宽间距将至2/2μm，高密度封装时代渐行渐近。

横向连接/纵向堆叠奠定先进封装技术基石。（1）倒装：在I/O底板上沉积锡铅球，将芯片翻转加热，利用熔融锡铅球与陶瓷机板相结合来替换传统打线键合；（2）重新布线(RDL)：将原来设计的IC线路接点位置(I/O pad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使IC能适用于不同的封装形式；（3）晶圆级封装：先在整片晶圆上同时对众多芯片进行封装、测试，最后切割成单个器件，并直接贴装到基板或PCB上，生产成本大幅降低，其中FIWLP具有真正裸片尺寸的显著特点，通常用于低输入/输出（I/O）数量（一般小于400）和较小裸片尺寸工艺当中； FO-WLP初始用于将独立的裸片重新组装或重新配置到晶圆工艺中，并以此为基础，通过批量处理、构建和金属化结构， Fan-Out的Bump可以长到Die外部，封装后IC也较Die面积更大（1.2倍最大）。（4）TSV：TSV贯穿2.5D/3D封装应用， TSV生产流程涉及到深孔刻蚀、PVD、CVD、铜填充、微凸点及电镀、清洗、减薄、键合等二十余种设备，其中深孔刻蚀、气相沉积、铜填充、CMP去除多余金属、晶圆减薄、晶圆键合等工序涉及的设备最为关键。在2.5D封装中TSV充当多颗裸片和电路板之间桥梁，其中CoWoS为2.5D封装中最突出代表，在3D中TSV用于堆叠，HBM为3D封装最典型应用。（5）混合键合：HB技术简化3D堆叠布线层，可实现更高互联密度HB技术,且可直接省略再布线，使设计难度降低，避免再布线及倒装回流焊可提高可靠性。（6）板级埋入式封装：将带有多层导电金属互连的超薄硅片埋入有机封装基板的最上层，通过焊球与倒装芯片的连接，以实现两个或多个芯片之间的局部高密度互连，与台积电的CoWoS-S封装相比，EMIB封装既不需要TSV工也不需要Si中介层，因此其具有封装良率高、设计简单、成本更低等优点。