EDA软件分类、市场规模、竞争格局及国产替代趋势如何？

国产替代+下游需求双驱动。

1.EDA 软件：集成电路设计、制造的必备工具

EDA（Electronic Design Automation，电子设计自动化）位于半导体产业链上游，是指利用 计算机辅助设计软件，以硬件描述的方式来完成 VLSI（Very Large Scale Integration Circuit， 超大规模集成电路)芯片的功能设计、综合、验证、仿真测试等流程的设计方式。芯片生产需 经历芯片设计和芯片制造两大环节，其中芯片设计环节包括完善规格定义、系统级设计、电 路图设计和版图设计等；芯片制造环节则需要经历光刻、切割、封测和 PCB 集成等环节。EDA 工具由于覆盖范围的差异，存在广义 EDA 和狭义 EDA 两种定义，广义 EDA 工具覆盖芯片设 计、制造全流程，而狭义 EDA 工具仅包含电子设计的自动化部分。

根据信号的不同，EDA 设计工具可以进一步分为模拟电路设计 EDA 和数字电路设计 E DA。 模拟电路设计 EDA 主要针对电源管理芯片或信号链芯片等的电路设计；数字电路设计 EDA 主要面向 MCU、CPU、GPU 等芯片的电路设计。数字电路与模拟电路在信号表示、器件状 态、研究对象、基本单元电路、分析工具方面各有不同。数字电路处理的信号是数字信号，其 时间变量是离散的；而模拟电路处理的信号是模拟信号，其时间变量是连续的。其次，在信号 的表示上，数字信号常用二进制数来代表相互对立的两种状态，具体体现为矩形脉冲，但模 拟信号则用一系列连续变化的电磁波或电压信号来表示。 相较于模拟芯片，数字芯片设计需要更丰富的 EDA 工具。尽管数字芯片与模拟芯片在设计流 程都基本围绕“计划—设计—仿真—验证”四大环节，但是数字芯片设计的自动化程度 和流程复杂度远高于模拟芯片，需要更加丰富的 EDA 工具。

从自动化程度来看，数字电路只涉及到“0”、“1”信号，仅需考虑时序、功耗和面积等少量 优化因素，但模拟电路涉及到复杂的信号环境，并存在噪声、失真、电压摆幅等多个优化因 素，需要更多人工干预取舍，因此数字芯片设计相较于模拟芯片设计更容易实现自动化，对 应来说，EDA 工具在数字芯片设计过程中参与度更高。 从复杂度来看，数字芯片设计流程更复杂、规模更大，因此对 EDA 工具产品丰富度要求更高。 1975 年以来，摩尔定律强调单位面积芯片上的晶体管数量每两年翻番，这对数字芯片的设计 和制造提出了更高的规模、工艺和更迭速度要求。从晶体管集成规模和芯片制程上来看，在 数字芯片方面，苹果迄今打造的最大面积芯片 M1 Max 采用 5nm 制程工艺，封装晶体管数 570 亿个。而在模拟芯片方面，模拟芯片使用的制程主要采用 0.18μm/0.13μm，部分工艺使 用 28nm，其特点是非尺寸依赖，更多要求的是工艺、器件、电路设计的反复迭代。从迭代速 度来看，数字芯片生命周期为 1-2 年，而模拟芯片的生命周期一般在 5 年以上。 综上，对 EDA 工具使用者来说，数字芯片设计的学习门槛相对较低，且在设计流程上更能实 现团队作战、流水线生产，因此从供应和需求两方面来看数字芯片设计的从业者群体规模更 大，即对应的 EDA 工具需求量更大。

在电路设计过程中，每个设计步骤需要一个或多个 EDA 工具进行设计、仿真或验证。数字电 路设计包含功能设计、逻辑综合、物理实现以及电路与版图分析验证等过程，并以门级网表 的产生为界，通常分为数字前端和数字后端两部分。数字前端设计流程从设计需求说明开始， 再用硬件描述语言（HDL，Hardware Description Language）对电路以寄存器级传输为基础 进行描述，实现对芯片功能的编码；对于该步骤，通过仿真工具对编码进行功能仿真，检验设 计代码的正确性；然后通过逻辑综合（Logic Synthesis）将 RTL 级描述转化为门级表达，经过静态时序仿真（STA，Static Timing Analysis)和门级仿真（Gate Simulation)以后，进行 DF T 验证。数字后端设计流程负责将前端设计生成的门级网表实现为可生产的物理版图。通过自 动布局布线工具将门级网表中使用到的各种单元和宏模块在版图上进行合理摆放、连接，形 成布局布线后的门级网表和版图；对布局布线后的版图进行检查验收（Signoff，具体包括如 寄生参数提取、时序分析和优化、物理验证，逻辑等效检查）等工作，确认设计不存在功能和 物理规则上的问题后进行版图集成，形成最终交付晶圆代工厂流片、生产的版图。

模拟电路的设计从原理图设计开始，原理图包含抽象化的器件符号及连线。为了确保电路工 作正确，设计师需要用到电路仿真工具来模拟电路的功能、性能等，并根据仿真的结果不断 优化电路设计。电路仿真完成后，芯片设计进入版图设计环节，版图设计主要包括版图的布 局和布线——设计师需要通过版图设计工具将每个器件放置到合适位置，并用图形将各个器 件进行正确的连接。版图设计完成后，设计师需要对物理版图进行物理验证，以确保版图与 原理图一致并且符合晶圆制造的要求。完成物理验证后，设计师还需对版图进行寄生参数提 取，产生包含寄生参数的后仿真电路网表，并进行版图后仿真及分析，比如对压降和电流密 度等进行可靠性分析。

根据产品构成来看，EDA 工具被分为五大类：硅知识产权（SIP，Semiconductor Intellectual Property）、仿真模拟工具（CAE，Computer-Aided Engineering）、集成电路物理设计与验证 工具（IC Physical Design and Verification）、PCB & MCM（Printed Circuit Board and MultiChip module）工具以及服务收入。 SIP 是指已验证、可复用、具有某种确定功能的集成电路模块，能够作为新设计的一部分向其 他人提供商业上的可用性。在芯片设计过程中，通过使用改电路模块设计软件块，从而减少 设计工作量，缩短设计周期，提高芯片设计的成功率。仿真模拟工具（CAE）包括电子系统级 设计工具（electronic system level, ESL）、综合验证工具（Synthsis and Verification）、设计 输入工具、逻辑验证工具、形式化验证等，其功能与通用的 CAE 软件具有原理与功能上的相 似性。

集成电路物理设计与验证工具（IC Physical Design and Verification）支持在单元（cell）、块 （block) 和全芯片（chip）等级别上的数字、模拟和数模混合信号设计的物理实现。它还提供 了通过嵌入式物理验证工具进行物理设计调试和验证的支持。此外，它可以加载第三方验证 错误文件，并在布局和原理图上显示违规情况。 PCB & MCM（Printed Circuit Board and Multi-Chip module）工具包括 PCB 原理图输入， PCB 分析，IC 封装分析，PCB 仿真模拟，PCB 物理设计，IC 封装物理设计等。其中，印制 电路板（PCB）是由玻璃纤维、复合环氧树脂或层压材料制成的薄板，用于固定和连接电子 设备中的机械和电子组件；多芯片组件（MCM）是指多个集成电路芯片电连接于共用电路基 板上，并利用它实现芯片间互连的组件。

2. 全球 EDA 市场规模稳步增长

全球 EDA 软件市场规模呈加速增长态势。根据 ESD Alliance 数据显示，2022 年上半年，全 球 EDA 软件市场规模为 72.89 亿美元，较 2021 年上半年同比增长 14.82%；2021 全球 EDA 软件市场规模为 132.75 亿美元，同比增长 14.76%；2016-2021 年 EDA 软件市场规模 CAG R 为 9.27%，2011-2021 年 EDA 软件市场规模 CAGR 为 8.04%。EDA 软件作为半导体行业上 游，市场规模变化与下游集成电路市场景气度息息相关。2007-2021 年间，集成电路行业的 市场规模同比变化趋势与 EDA 行业基本保持一致，但变化幅度较大。2021 全球集成电路市 场规模为4630亿美元，同比增长 28.18%，2016-2021年集成电路市场规模 CAGR为 10.84%，2011-2021 年集成电路市场规模 CAGR 为 6.48%。

中国 EDA 行业处于高速增长期，中国集成电路行业高景气加速 EDA 产业发展。据中国半导 体行业协会（CSIA）数据显示，2020年中国EDA 行业市场规模为93.1亿元，同比增长 27.71%， 远高于同年全球 EDA 市场规模 13.23%的同比增速。据 CISA 预测，2025 年中国 E DA 市场 规模为 184.9 亿元，2020-2025 年，中国 EDA 市场规模 CAGR 为 14.7%，处于加速发展期。 2020 年中国集成电路市场规模为 8848 亿元，同比增长 17%；2021 年中国集成电路市场规 模为10996亿元，同比增长 24.28%；2016-2021年，中国集成电路市场规模 CAGR为 20.4 6%， 高于全球集成电路市场规模增速。

分产品结构看，2007-2021 年，SIP 市场份额提升明显，CAE/IC 物理设计和验证/PCB&MCM/ 服务市场份额较为稳定。根据电子系统设计联盟（ESD Alliance）数据显示，2021 年， SIP/CAE/IC 物理设计和验证 /PCB&MCM/ 服 务 ，五大类 EDA 工具收入分别为
50.06/41.08/25.01/12.06/4.55 亿美元，同比增长 23.95%/12.20%/7.01%/15.02%/43. 12%， 占 2021 年 EDA 市场规模的 37.71%/30.95%/18.84%/9.08%/3.43%；2022 年上半年，五大 类 EDA 工具收入分别为 28.53/22.56/12.88/6.40/2.52 亿美元，较 2021 年上半年同比增长分 别为 14.82%/23.09%/13.42%/1.91%/11.65%/22.98%，分别占 2022 年上半年全球 EDA 市场 规模的 39.14%/30.94%/17.67%/8.79%/3.46%。

截至 2022 年上半年，美洲地区为全球 EDA 最主要需求区域，亚太地区是 EDA 市场规模增 长的主要来源。根据 ESD Alliance 数据，2022 年上半年，美洲地区购买 EDA 产品和服务 31.66 亿美元，同比增长 19.36%，占比 43.43%；欧洲/中东/非洲地区购买 EDA 产品和服务 9.06 亿美元，同比增长 5.08%，占比 12.4%；日本购买 EDA 产品和服务 5.16 亿美元，同比 增长 3.85%，占比 7.1%；亚太地区（不含日本）购买 EDA 产品和服务 27.01 亿美元，同比 增长 15.56%，占比 37.1%。比较全球近 5 年和近 10 年年均复合增长

3.三巨头垄断下的全球 EDA 市场竞争格局

EDA 行业集中度高，三巨头垄断优势明显。按照收入规模划分，当前全球 EDA 企业主要分为 三个梯队：1）Cadence、Synopsys 和 Siemens EDA 三者凭借全流程 EDA 工具居于垄断地 位，稳居第一梯队，约占全球市场营收的 75%；2）Ansys、Silvaco、Aldec、ZUKE N、华大 九天等，在市场耕耘较长时间，拥有部分全流程工具和部分特色点工具，居于第二梯队，约占 全球市场营收的 15%；3）国内大部分拥有部分仿真验证点工具的 EDA 公司主要集中在第三 梯队，如概伦电子、广立微、国微思尔芯、芯愿景等，约占全球市场营收的 7%。

EDA 行业发展 40 年来，“三足鼎立”格局逐步稳固。1984-2021 年，Synopsys、Cadenc e 和 Mentor Graphics 三家企业的合计营收从 11%提升至 75%。2021 年，Synopsys 营收 42.04 亿美元，较上年同比增长 14.08%，约占全球市场份额的 32%，过去 10 年营收年均复合增长 率为 10.60%。Cadence 营收 29.88 亿美元，较上年同比增长 13.37%，约占全球市场份额的 23%，过去 10 年营收年均复合增长率为 10.02%。Mentor Graphics 于 2017 年 3 月，被西门 子以 45 亿美元收购，并加入了西门子的 PLM 软件部门。根据 TrendForce 于 2022 年 8 月发布的 EDA 软件报告显示，2021 年，Siemens EDA 约占据全球 13%的市场份额，由此推测出 2021 年 Siemens EDA 2021 年营收约为 17.25 亿美元，过去 10 年营收年均复合增长率约为 5.45%。

三巨头在实现 EDA 工具全流程覆盖的同时，凭借其强项各占一隅。Synopsys、Cadence、 Siemens EDA 三家巨头提供的EDA 工具覆盖半导体产业链所有环节，且各自拥有拳头产品， 并与全球领先半导体企业合作；Synopsys 主攻数字芯片设计、静态时序验证确认以及 S IP 产 品，长期与台积电、英特尔、三星、Ansys、是德科技等客户合作；Cadence 主攻模拟/数模 混合平台、数字后端、DDR4 IP 等，长期与台积电、FDXcelerator、Global Foundries、ARM 等客户合作；Siemens EDA 主攻后端验证、可测试性设计、光学临近修正等环节，长期与台 积电、ARM、XILINX、AMD 等客户合作。

兼并收购是 EDA 行业寡头垄断局面形成的重要因素，也是 EDA 三巨头持续推陈出新的重要 动力来源。EDA 企业通过兼并收购能够快速获得互补产品，并与已有的 IC 设计工具串联，不 断完善产品矩阵，提供更加完备的解决方案，并将潜在挑战者扼杀在萌芽状态，进而进一步 巩固垄断地位。其次，兼并收购能够通过多元化经营的方式分散风险，例如 Synopsys 和 Cadence 的 SIP 业务一定程度上跳脱了 EDA 工具软件，以增加经营项目的方式实现增收， 且有利于促进 EDA 产品与集成电路设计、制造之间的关联。

“自研+并购”的结合是 EDA 企业有效整合资源，迅速补齐短板的重要手段。高额的研发投 入是 EDA 软件技术进步的重要保障，也是头部 EDA 软件企业保持市场竞争力的关键。 Cadence 和 Synopsys 研发费用率长期保持在 30%以上，Siemens EDA 原身为 Mentor Graphics，在 2016 年被西门子收购后，不再公开具体研发投入数据，但根据 2006 年至 2016 年数据可知，Mentor Graphics 的研发费用率也长期保持在 30%以上。2021 年中国华大九天、 概伦电子、广立微等部分 EDA 企业研发费用率也保持在 30%以上，但由于在营收规模上存 在差距，中国 EDA 企业在研发费用上仍显不足。2021 年，Synopsys 研发费用投入为 15.05 亿美元，研发费用率为 35.79%；Cadence 研发费用投入为 11.34 亿美元，研发费用率为 37.96%；华大九天研发费用为 3.05 亿元，研发费用率为 52.57%；概伦电子研发费用为 0.79 亿元，研发费用率为 40.99%；广立微研发费用为 0.65 亿元，研发费用率为 33.05%。

4. 美国政策趋严，EDA 国产替代加速

美国对面向中国出口 EDA 产品的政策趋严。21 世纪以来，美国政府对中国在 EDA 领域共发 起三次出口管制，管制手段从个别企业扩大到面向先进制程的所有中国企业。第一次是针对 中兴，2018 年美国商务部将中兴通讯列入实体清单，禁止中兴通讯从美国购买零部件。第二 次是针对华为，2019 年 EDA 三巨头终止了与华为海思的合作，2020 年美国商务部提升对华 为及海思的出口管制要求，要求使用美国软件、设备和技术的半导体公司须获美国政府许可 才能向华为供货。第三次于 2022 年 8 月，美国商务部工业和安全局把开发 GAAFE T（全栅 场效应晶体管）必需的 EDA 软件纳入出口管制。此外，美国对集成电路行业的政策封锁也会 对中国 EDA 产业造成不利影响，例如 2022 年 10 月禁止美国籍人才为中国半导体行业工作 的政策，会直接影响部分 EDA 企业的核心高管、技术人员和相关专利。 国产 EDA 工具相较于国际龙头企业，在全流程和先进制程上仍有不小差距，国产化率水平较 低。从市场竞争格局来看，2021 年，Synopsys 在中国地区的营收 36.58 亿元，约为同年华 大九天在中国地区营收的 6.31 倍。从产品线来看，国产 EDA 企业主要集中在点工具的供给 上，尤其是在数字电路 EDA 工具方面尚未实现全流程覆盖。其次，从制程工艺上来看，中国 仅有部分 EDA 企业的部分点工具能够满足 3nm 先进制程的需要，尚未实现先进制程全流程 EDA 工具国产化，而根据台积电官网显示，Ansys、Cadence、Siemens EDA 和 Synopsys 分别有多类产品经过台积电 N3E 制程节点的认证，并已经有部分工具正在使用中。

国家政策对 EDA 企业的支持是推动国产 EDA 软件发展的重要力量。国家政策对 E DA 企业 的支持主要来自两方面，一是各层级政府政策支持、激励与补助。政府政策支持从顶层设计 向各省市、各行业细化。2022 年 10 月，《深圳市关于促进半导体与集成电路产业高质量发展 的若干措施（征求意见稿）》中提到，对购买国产 EDA 工具软件的企业或科研机构，按照不 超过实际支出费用的 70%给予补助，每年最高 1000 万元；对租用国产 EDA 工具软件的企业 或科研机构，按照不超过实际支出费用的 50%给予补助，每年最高 500 万元。2022 年 11 月 13 日，上海市经济信息化委、市财政局印发《上海市集成电路和软件企业核心团队专项奖励 办法》，对于年度主营业务收入首次突破 15 亿元/10 亿元/5 亿元/2.5 亿元的集成电路电子设 计自动化（EDA）工具开发企业,分别给予核心团队累计不超过 3000 万元/2000 万元/1000 万 元/500 万元的奖励。另一方面是大基金的投资，截至 2022 年三季度，国家集成电路产业投 资基金股份有限公司在华大九天持股 8.88%，在鸿芯微纳通过大股东深圳鸿泰鸿芯股权投资 基金合伙企业，持股 38.68%。