Chiplet分类、优势、国产化意义及趋势分析

想了解更多相关内容，可以下载报告《半导体Chiplet专题分析：提质增效，助力国产半导体弯道超车》查看，以下内容都是根据该报告总结的，仅供参考。

Chiplet可分为： 1）MCM：Multi-Chip Module，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板）， 并封装到同一外壳。往下可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。 2）InFO：Integrated Fan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（ Fan-Out ），指 Die表面的触点扩展到Die的覆盖面积之外，增加了凸点布臵的灵活性并增多了引脚数量。InFO与MCM的区别 在于InFO强调扇出封装。 3）2.5D CoWoS：Chip on Wafer on Substrate，即从上往下为小芯片-interposer（转接板，硅wafer或其他材料）- IC载板。其与InFO区别在于，2.5D CoWoS多了一层interposer，InFO通常无interposer。 需注意，以上三种封装并无严格界限，其区别在于每一种形式侧重的封装要素不同。

Chiplet优势： 性能提升：3D 堆叠。通过堆叠，可以实现单位面积上晶体管数量增加，从而提高算力。  存储限制：类似“外挂”，提升存储容量；  异构互联：芯片复杂度、集成度可以进一步提升。传统形式下单颗芯片面积很难超过800平方毫米。 研发周期：Chiplet可以使得核心芯片（chip）共用，缩短设计周期；  成本优化：不同功能芯片实现成本最优制程匹配。

美国制裁中国14nm以下先进制程。2020年，美国将中芯国际列入“实体清单”，限制中芯国际14nm及以下制 程的扩产。在此背景下，国产14nm制程产能处于存量、无法扩张的状态。在此背景下，Chiplet国产化意义： 1）Chiplet可提升国产14nm良率、规避美国限制。Chiplet通过“化整为零”缩小单颗die面积——die面积越小， 单片晶圆上的缺陷数量不变的情况下，坏点落在单颗die上对整片晶圆面积的影响比重，在减少，即良率越来 越高。国产厂商采用Chiplet，在国产14nm产能为存量的局面下，提升了实际的芯片产出——部分规避了美国 的限制。 2）Chiplet增加了晶圆供给来源，进一步规避美国限制。原先，单颗SoC使用的是统一的、与CPU制程一致的先 进制程；Chiplet则对核心CPU chip采用先进制程，其他如I/O芯片、存储芯片，用更成熟的制程。就国产而言， Chiplet减少了14nm宝贵晶圆的用量，部分地用28甚至45nm制程制作非核心的芯片，增加了晶圆供给来源。

3）Chiplet可提升芯片性能，突破美国先进制程的封锁。通常意义上，单位面积晶体管数量越多，芯片性能越 强。据Wikichip，台积电14nm每mm²晶体管数量在28.88百万个，10、7nm晶体管数量分别达到52.51、91.20百万 个，分别是14nm数量的1.8、3.2倍。Chiplet通过将两颗14nm芯片堆叠，实现单位面积晶体管数量翻倍。按台积 电规格简单测算，两颗14nm堆叠后的晶体管数量达到57.76百万个，接近10nm的数量水平——故从性能上大体 接近10nm芯片性能。对于中国而言，两颗14nm芯片堆叠，可以向下突破美国14nm制程的封锁，实现接近10nm 工艺的性能。

当前AI芯片呈现几大趋势： 1）制程越来越先进。从2017年英伟达发布Tesla V100 AI芯片的12nm制程开始，业界一直在推进先进制程在AI 芯片上的应用。英伟达、英特尔、AMD一路将AI芯片制程从16nm推进至4/5nm。 2）Chiplet封装初露头角。2022年英伟达发布H100 AI芯片，其芯片主体为单芯片架构，但其GPU与HBM3存储 芯片的连接，采用Chiplet封装。在此之前，英伟达凭借NVlink-C2C实现内部芯片之间的高速连接，且Nvlink芯 片的连接标准可与Chiplet业界的统一标准Ucle共通。而AMD2023年发布的Instinct MI300是业界首次在AI芯片上 采用更底层的Chiplet架构，实现CPU和GPU之间的连接。 3）2020年以来头部厂商加速布局。AI芯片先行者是英伟达，其在2017年即发布Tesla V100芯片，此后2020以来 英特尔、AMD纷纷跟进发布AI芯片，并在2022、2023年接连发布新款AI芯片，发布节奏明显加快。