集成芯片发展机遇与挑战分析

从堆叠法到构造法的集成芯片，是符合我国国情和产业现 状的一条现实发展道路 。

在摩尔定律尺寸微缩的经典路径指导下，当前集成电路设计采用自下而上的堆叠法，核心是基础 器件与制造工艺。芯片设计是基于 EDA 工具，将器件集成到电路，再发展到完整芯片的 过程。随着经典摩尔定律的发展路径，芯片规模和集成度不断提升，工艺主导的行业局面越来越凸显， 国外持续向“尺寸微缩”注力，为延续光刻机、EDA 等关键瓶颈提供技术保障，以此来控制整个产 业链。因此，国外集成芯片发展路径，仍然是一条工艺为主、集成为辅的发展路径。例如苹果最新的 M1 Ultra 芯片，利用 5nm 的先进制造技术，进行了两个芯粒的集成，促成了高性能新产品的发布。

与自下而上的堆叠法不同，集成芯片采用自上而下的构造法这一可行的发展路线。面向集成度进 一步提升的集成芯片设计，构造法从整体系统的角度出发，自上而下研究芯粒的分解与组合优化理论。 为了对应芯粒构件这一新层次，如图 6.2 所示。参考物理、化学、生物等学科，除了微观、宏观理论， 也部署了介观理论。介观理论对集成芯片的构造法研究具有重要意义。芯片的介观形态是区别于微观 的晶体管 / 基础部件、宏观的集成芯片 / 系统芯片的中间形态，介观更多表现在芯粒、IP 层次。从功 能描述来看，微观的布尔逻辑、宏观的复杂系统都已经有扎实的数学基础和物理描述；从设计方法学 角度来看，逻辑门综合、高层次系统综合已能对芯片的微观和宏观进行描述。而在芯片介观形态和构 造上，都缺乏相应的数学、物理基础，在设计方法学、体系结构以及制造工艺等都存在科学与技术挑战。 自上而下的构造法能够通过介观芯粒解耦，实现应用 - 集成 - 设计 - 工艺协同，从系统和应用需求 出发，依靠自上而下的方法学，可以发展出费效比低的系统。

采用构造法设计集成芯片是符合我国国情和当前产业现状的一条现实发展道路。从中短期来看， 中国集成电路产业无法在短时间内破解 EUV 光刻机瓶颈，实现 7nm 以下自主制造工艺难度很大。我 国的产业优势在于庞大的市场规模，集成芯片技术可以基本满足我国的中短期需求，并利用大规模的 市场需求来刺激技术进步，同时带动其它路径发展。市场规模庞大带来的另外一个特点是应用需求的 种类多、碎片化，传统的芯片设计制造成本高，无法满足种类繁多的应用需求。而集成芯片可以利用 其模块化的芯粒复用技术，大幅降低成本，从而满足更多行业的芯片需求。同时，从整个集成电路的 产业链来看，我国在封装测试环节占据一定的比例，具有一定的产业优势。对我国而言，依托庞大的 市场需求和领先的先进封装产业，以集成为主的构造法方案可基于国内现有产业链实现高性能芯片， 技术上可行且能解决当下的市场需求。自上而下的构造法是一条由系统和应用主导产业发展的集成芯 片发展新路径，符合我国国情和当前产业特点。

集成芯片的发展仍处于初级阶段，目前国内外的商业化集成芯片产品普遍面临集成度低的问题， 如芯粒数量一般少于 10 个、芯粒种类少于 5 种，远远未能发挥该设计应有的性能优势。 我们认为：集成芯片的集成度（种类和规模）的提升，是推动集成芯片技术体系的主要驱动力量。 集成度的大幅提升，将引发从芯片设计方法学、体系结构、仿真工具到底层工艺制备等一系列的 科学问题。 科学问题一：芯粒的数学描述和组合优化理论。面向分解中的数学问题，目的是解决如何将复杂 的功能需求，分解并映射到大规模的芯粒构件上。在少量芯粒集成时，映射关系较为简洁，而将复杂 功能分解到大量芯粒时，则需要借助数学运算来完成和优化。传统集成电路针对微观晶体管的数学描 述并不适用于芯粒尺度，因此亟需建立新的数学理论。传统集成电路设计依靠的布尔代数、符号逻辑 等方法，不适用于介观尺度的芯粒功能分解。这一理论不是简单的 Top-Down 的宏观系统拆分方法 的迁移，需要探究应用场景下芯粒的抽象表达，为大规模集成芯片的分解提供理论基础。

科学问题二：大规模芯粒并行架构和设计自动化。面向芯粒组合并行挑战的信息科学问题，解决 随着芯粒的数量和种类大幅提升，怎样应对芯片设计复杂度的爆炸式增长问题。需要设计超越多核架 构的高并行效率新架构，充分释放芯粒组合并行的算力潜能，破解阿梅达尔定律和计算 - 通信屋顶 曲线模型等带来的扩展性和并行极限难题。另一方面，少量芯粒集成时由于涉及的芯粒种类少、复用 率低、空间维度小，现有 EDA 工具主要用于以晶体管为单元的二维电路设计，无法辅助以芯粒为单 元的三维布局开发。因此需要突破芯粒层面的设计语言和综合问题，探索新布局布线方法，形成集成 芯片 EDA 新工具，大幅降低集成芯片设计周期。

科学问题三：芯粒尺度的热力电多场耦合机制与界面理论。面向集成挑战的物理科学问题，目的 是解决不同功能和种类的芯粒在形成界面时，如何优化热、电传导，避免应力破坏等问题。大规模芯 粒集成将扩展到三维空间，多层堆叠结构带来了复杂界面的物理量传导耦合问题。集成芯片需要准确 预测系统在多物理场中运行状态，特别是电磁场、热和应力翘曲，并在跨尺度下形成较为完整的研究 体系。然而，现有的宏观结构力学、工程热学与量子器件的微观表面力学等理论缺乏深层次耦合交互。 以热仿真为例，微观层面上在器件、量子尺度的热仿真理论采用波尔茨曼输运理论等，宏观层面上在 大封装尺度的热理论采用热传导、扩散方程等，在芯粒尺度的热界面理论不完善；在集成芯片须明晰 多芯粒系统中的电磁、热和应力的相互作用，探索跨尺度的多物理场交互的仿真方法与工具。 在以上集成芯片的科学问题基础上，集成芯片前沿技术科学基础专家组进一步提出十大技术难题 （2023 版），见下图，希望这些问题能为集成芯片的发展起到牵引作用。