未来存储行业发展方向是什么？

未来存储将向高密度、大容量方向发展。

1.从平面到 4D，NAND 存储密度不断提升

提高存储单元的可存储数位（bit）量和提升 3D NAND Flash 的堆叠层数是存储密度提升的主要方式。NAND Flash 的进化过程中最重要的趋势就是每个单元拥有更高的密度，从 Single Level Cell(SLC)对应 1bit、Multi Level Cell(MLC)对应 2bit、Triple Level Cell(TLC)对应 3bit 到 Quadruple Level Cell(QLC)对应4bit 发展，存储密度得到提升。但由于在 2D 形式下，单位存储单元密度提升会带来擦写次数减少、可靠性降低和单元间干涉现象严重等问题，3D NAND技术应运而生。3D NAND 大幅减少了单元（Cell）之间的干扰影响，提高了单元自身的特性，并持续提高积层单数就能够实现数据容量的扩大及成本节约，其读写速度、功耗、成本、耐久性、数据传输速度及容量等均展现出卓越的优势。

3D NAND 为闪存市场主流产品，22 年应用占比超 80%，随存储密度要求提升层数增加。自 2013 年后，3D NAND 的堆叠层数出现了快速增长。2015 年推出了48层NAND，2017 年推出 64 层，2019 年 96 层，2020 年128 层，2021 年176 层，2022年 232 层。目前，三星、美光、SK 海力士、长江存储等均超过了200 层。根据Yole数据，128 层 NAND 仍为主要工艺，232 层 NAND 将随数据中心等需求增加加速渗透。

2.从 1X 到 1Z，DRAM 制程不断缩小

DRAM 占据全球存储器市场第一大份额，手机和服务器推动DRAM 市场需求扩大。DRAM 按照产品分类可分为 DDR/LPDDR/GDDR 和传统型（Legacy/SDR）DRAM，其中DDR(DDR SDRAM 双倍数据速率同步动态随机存取存储器)是DRAM 应用最广的产品类型。通常 SDRAM 在一个时钟周期内只传输一次数据，而DDR 则是一个时钟周期内可传输两次。随着 CPU 内核数增加，为保证每个核的带宽不变，整体DDR的带宽（Bandwidth）及功耗要求不断提升，DDR 由第一代升级至第五代DDR5。相比DDR4，DDR5 数据传输速度与有效带宽翻倍。

先进的工艺节点与封装技术的演进是 DDR 升级的核心要素。每个节点级数都代表芯片中晶体管和电容器的最小组件缩小，14 年三星率先实现20nm 量产(4GbDDR3DRAM)，此后 DRAM 制程每两年迭代，从 1Xnm(16nm-19nm)到1Ynm(14nm-16nm)到1Znm（12-14nm，DDR4X/5 及 LPDDR4X/5)；22 年美光推出了1βDRAM 技术，该技术初步可使 LPDDR5X 效率提升 15%。在此基础上，硅通孔（TSV）技术可实现DRAM芯片的多层堆叠，提升模块容量；例如三星 DDR5 利用TSV 技术堆叠了8层16GBDRAM 芯片，DDR5 模块容量提升至 512GB。

预计未来 5 年数据中心对 DRAM 的需求复合增速将超30%，DDR5 作为高性价比的内存形式将成为 DRAM 的主要出货类型。根据 Yole 及IDC 数据，尽管23年PC、服务器需求恢复有限，DDR5 渗透率提升较慢，随着AI、服务器及物联网带来的计算需求增加，未来五年，DRAM 需求将快速增长。其中DDR5 作为高性能低功耗的新一代产品，将广泛应用于大多数的计算场景中，成为主流产品，25 年后渗透率将超 60%。尽管 HBM（High Bandwidth Memory）在高度并行计算、计算机视觉、AI 等应用中有卓越的性能优势，但考虑其成本、内存灵活性等因素，DDR5将在较长时间内占据主要的内存应用市场。

“内存墙”的限制将促进 TSV(硅通孔)、混合键合为基础的先进内存封装技术26年占比将在 20 年基础上增加两倍以上。随着数据密集型应用不断增长，目前处理器算力超过存储芯片存取能力，内存和处理单元之间的数据传输带宽受限即受到“内存墙”的阻碍；以 HBM（高带宽存储器，High Bandwidth Memory）为代表的新型内存封装形式应运而生。根据 Yole 数据，2026 年内存封装市场将增至198亿美元，其中 TSV、混合键合等先进封装技术占比将由2020 年不到5%增至约18%。

根据 Trendforce 数据，高端 GPU 需求提升将拉动HBM23 年需求量增加58%，24年将再增加 30%。HBM 是利用 TSV 和热压键合等技术将DRAM 芯片进行堆叠并与GPU一起封装以实现更高的传输带宽的新型内存封装形式。从传输位宽来看，通过该种互连方式，每层 DRAM 芯片有两个 128 bits 通道，若堆叠4 层DRAM 芯片对应1024 bits 即 1024 个数据引脚；若 GPU 周围配置 4 块该类型HBM 内存，则总位宽为 4096 bits；相比 GDDR5 显存 16 通道对应 512 bits 大幅提升，适用于游戏和图形处理等高并行任务对带宽要求高的应用。

根据 Trendforce 数据，HBM 市场被海力士(占 53%)、三星(占38%)和美光(占9%)三大内存原厂占据。2014 年，AMD 与海力士合作开发出了全球第一代HBM，随后海力士相继推出了 HBM2、HBM2E、HBM3 等产品，内存Die 堆叠层数由4 层增至12层，单颗 HBM 容量可达 24GB；此外，三星 HBM3 亦开始量产，并推出了HBM-PIM(存算一体)产品；美光 HBM2E 于 21 年开始量产。随着NVIDIA GPU H100、A100采用了 HBM2e、HBM3 技术，HBM 应用将逐步走向成熟，成为AI 服务器与高端GPU的主要封装形式。