SOC芯片核心壁垒体现在哪些方面？

大算力 SOC 芯片的设计和制造具有很高的门槛，要综合性能、功耗、成本、车规 安全多方面因素。

（1） 异构、多核 SOC 设计和优化能力直接决定了大算力芯片的性能、可靠性 和安全性等。这里面有两大技术难题，一方面要了解客户需求，即深入了 解 AI 算法，尤其背后使用的神经网络。因此需要前瞻性了解新的 AI 算 法，否则等芯片研发出来后发现算法与硬件架构兼容性差将会使芯片效率 大大降低。自动驾驶是高阶的人工智能，与人脸、语音识别以及大数据分 析等领域相比，对安全性和实时性要求更高，且由于驾驶是要和人类共同 参与的，因此需要更高的认知与推理能力。另外要足够了解供给，即 SOC 芯片内部比如 CPU、ISP、DSP 等核心可以通过 IP 授权的形式获得，只有 对各种 IP 深刻理解才能设计出好用的芯片。

（2） 性能/功率比为评价 AI 芯片的关键指标，并且作为创业公司要有足够资金 进行先进制程流片。各家新一代 SOC 中每瓦的峰值处理能力在逐步提高： 英伟达的 Drive Orin 能够达到 3.6TOPS/watt 的性能，较其老一代 Xavier 的 1.1TOPS/watt 有显著改进。Mobileye 的 EyeQ4 也可以从 0.83TOPS/watt 上升到 1.6TOPS/watt，并且在即将推出的 Ultra 版本中可能会超过 1.76TOPS/watt。特斯拉已经在 2019 年的 HW3.0 中实现了 2.0TOPS/watt， 并预计在下一代 HW4.0 平台中会有更实质性的改进。持续提高 AI 芯片性 能的方法有：a.持续优化 SOC 架构。

如引入更强大的 ASIC 芯片——神经 网络加速器(NNAs)、NPU 或 DLAs；b.采用更先进的芯片制造技术可以有 效降低整体功耗。根据 IBS 的估计，开发一块芯片的成本，包括 IP 许可、 EDA(电子设计自动化)软件、研发、tape out(最终设计过程)、包装和测试 费用，对于 16nm 技术节点，总计流片费用为 1.06 亿美元；对于 7nm 技 术节点，总计流片费用为 2.98 亿美元；而对于 5nm 技术节点，流片费用 为 5.42 亿美元。因此是否有足够的资金进行先进制程流片以及能否拿到 先进制程的产能也是最终能否大规模量产的关键因素。

（3） 功能安全流程、车规可靠性认证、ASPICE 软件认证等一系列严苛车规认 证需要逐一攻破。从芯片功能定义到流片/封装测试完成，大约需要 2 年 时间，如果早期车规芯片不涉及功能安全，那么这个过程可以加速。但从 芯片测试完成→量产，大约需要 1 年半~2 年时间，这个环节时间必不可 少，因为涉及 AECQ100，ISO 26262 等功能安全认证，还有夏季冬季认证， 一级软件认证等。