AI算力发展中内存墙瓶颈如何影响硬件技术演进？

内存墙问题在AI算力发展中日益凸显，主要表现为计算能力与内存能力增速的不匹配。据美光在Hot Chips 2026上的剖析，计算能力大约每两年增长3倍，而内存能力每两年仅增长不到2倍。这种增速差距导致在典型的AI加速器中，大量计算工作受限于内存传输速度，处理器不得不频繁等待数据送达。在典型的GPU系统单晶片封装中，若采用4个12层的HBM堆叠，其内存硅芯片面积占整个封装总硅芯片面积的90%左右，相当于GPU硅芯片面积的8倍，显示出内存在系统中的重要地位及资源占用情况。

为应对内存墙瓶颈，行业技术正向高带宽内存和先进封装方向演进。相较传统DDR5内存，HBM系统可提供高达5.3 TB/s的系统级带宽，性能高出15至17倍。HBM3E单颗晶圆带宽高达256 GB/s，高出DDR5的32倍。为解决带宽不足，现行芯片封装被迫堆叠更多HBM，但这带来了严峻的散热与机械结构挑战。因此，美光已推出HBM4，信道数翻倍、I/O速度提升两倍，系统带宽最高可达2,800 GB/s。同时，业界必须转向液冷与混合键合，并正研发融合键合等下一代先进封装技术，以支持更精密的间距并显著降低热阻。

此外，存算一体技术也成为突破内存墙的重要路径。谦合益邦打造的全球首款4层3D DRAM堆叠存算一体芯片成功回片并点亮，将计算单元与存储单元在三维空间中深度融合，从根本上突破了传统平面架构下计算与存储分离带来的瓶颈。该芯片数据访存带宽较传统方案提升一个数量级，访存功耗和延时降低一个数量级。这些技术变革不仅提升了性能，也对AI硬件的成本结构和散热设计提出了新要求，推动了液冷技术和高密度封装材料的市场需求增长。