HBM及先进封装的发展如何改变探针卡的应用场景与技术门槛？

先进封装与HBM的发展深刻改变了探针卡的应用场景与技术门槛，主要体现在测试环节的前移、应用场景的延伸以及接触界面的全面升级。

首先，Chiplet及先进封装放大了良率损失，推动缺陷筛选前移。随着单一封装内集成Die数量持续增加，任一不良Die均可能导致整颗高价值封装失效，封装报废成本随集成复杂度同步上升。因此，测试需尽可能前移至晶圆级和Die级，通过Wafer Sort、KGD等环节提前筛除不良芯片，提高进入后续封装环节的良品比例，这直接带动了探针卡使用频次及测试环节数量的提升。同时，KGD测试由基础电性筛选向高速、大电流、多温及高密度互连测试升级，推动探针卡向高针数、细间距、高速、高载流及更强热管理能力演进。

其次，HBM强化了KGD筛选，并使探针卡应用延伸至堆叠后环节。HBM将多颗DRAM Die与Base Die集成，若缺陷在堆叠后才被发现，损失可能同时涉及其他合格Die及已投入的堆叠、键合和封装成本。加强封装前筛选有助于降低缺陷向后续高成本工序传递的风险。在此基础上，HBM测试由单颗Die筛选延伸至堆叠后及KGS验证。HBM堆叠后还需验证TSV、层间连接及整体功能，部分流程进一步开展合格堆叠（KGS）高速测试。堆叠后晶圆测试及KGS验证均可采用探针卡接触微凸点，使探针卡应用从封装前晶圆筛选延伸至堆叠后的测试环节，形成潜在新增应用。

最后，混合键合推动测试界面向Cu Pad演进，接触难度进一步提升。随着先进封装互连间距持续缩小，混合键合通过Cu-Cu直接连接替代部分传统微凸点互连，实现更高互连密度。相应晶圆测试需要面对更细间距的Cu Pad，对探针定位精度、接触稳定性及Pad损伤控制提出更高要求。相较传统Al Pad，Cu硬度更高且常温下易形成表面氧化层，探针需要在较小Pad及有限过驱量下有效破除氧化层，实现稳定低接触电阻，同时控制Cu Pad刮擦及针尖磨损。这要求采用不易氧化、耐磨的探针材料，在破除铜氧化层的同时避免针尖粘附于焊盘，并通过专用耐磨材料和清针优化实现较长使用寿命。混合键合的测试难点更多体现为“接触界面升级”，推动探针卡向更细Pitch、更高定位精度、更稳定接触及更长寿命演进。