超节点架构如何通过系统级设计弥补国产AI芯片的单芯片性能差距？

超节点架构通过三个层面的系统级设计弥补国产AI芯片单芯片性能差距。

第一，协议统一消除跨边界开销。传统GPU训练系统采用混合互联架构：CPU与GPU之间通过PCIe互联，服务器内部GPU之间通过NVLink互联，服务器之间则通过InfiniBand/RoCE互联，资源跨边界必须不断转换协议。灵衢UB 2.0提供统一互联语义，同步支持加载、存储、原子操作等同步操作，以及读取、写入、消息传递等异步操作，使CPU、NPU、内存、DPU及交换设备只需设计并实现一套统一的UB I/O控制器即可全量平等协同，消除协议转换开销。

第二，拓扑创新匹配流量局部性。基于华为内部MoE-2T模型的流量拆解，TP与SP通信合计约占总通信流量的97%，具有强近距离局部性。UB-Mesh采用nD-FullMesh分层拓扑：机架内2D-FullMesh实现64 NPU直连，Pod内4D-FullMesh覆盖1024 NPU，SuperPod通过Clos扩展至8192 NPU。带宽分配不再全网对称，而是随流量局部性分层递减——86.7%链路为短距无源电缆，7.2%为有源电缆，仅6%为光缆。这种设计让高频TP/SP通信优先留在0-2跳的局部高带宽域完成，大幅降低数据移动距离。

第三，路由策略与集合通信优化提升有效吞吐。APR多路径路由不只走最短路径，将闲置与绕行路径纳入转发，通过源路由、结构化寻址与拓扑感知无死锁流控，在拥塞或故障时动态切换路径。集合通信层面，AllReduce借用闲置链路形成多Ring，All-to-All同时沿多个维度发送并拆分为分层广播与归约，将网络多路径能力转化为训练吞吐。调度系统同步优化，将TP/SP放置于近端高带宽域，PP/DP放置于远端，通过三步搜索生成通信成本最低的并行配置。

三者协同使UB-Mesh在多个LLM训练任务中实现95%以上的线性度，成本效益达到传统Clos的约2.04倍，可用性提高7.2个百分点，从而将8192颗NPU组织成一台逻辑计算机，系统总算力达到8EFLOPS，推理吞吐达19.6mn TPS。