华邦电子CUBE演进及应用情况如何？

用于边缘计算且具备可扩展性。

华邦电子开发的创新型CUBE（Customized Ultra Bandwidth Element，定制化超高带宽元件）技术，旨 在大幅提升内存接口带宽，以满足边缘计算平台上快速增长的AI应用需求。CUBE作为一款高带宽、低功耗、 紧凑尺寸、极具成本效益，以及可定制化的内存解决方案，可以满足AI应用日益增长的需求，并且可供模 组制造商和SoC厂商直接部署。

CUBE是客制化的高宽带存储芯片3D TSV DRAM，专门为边缘AI运算装置所设计的存储架构，利用3D堆 叠技术并结合异质键合技术以提供高带宽、低功耗、单颗256Mb至8Gb的存储芯片。

架构：CUBE是将SoC裸片置上，DRAM裸片置下，可以省去SoC中的TSV工艺，进而降低了SoC裸片的尺 寸与成本。同时，3D DRAM TSV工艺可以将SoC信号引至外部，使它们成为同一颗芯片，进一步缩减了 封装尺寸。而因为SoC裸片在上方也可以有比较好的散热效果。

制造：据了解，这个专案当时由联电推动，目标是锁定边缘运算AI应用在穿戴式装置、家用和工业物联网、 安全和智慧基础设备等，提供中高阶算力、可客制的存储模组和较低功耗需求的解决方案。联电负责 CMOS晶圆制造和晶圆对晶圆混合封装技术，华邦电导入客制化CUBE架构，智原提供全面的3D先进封装 一站式服务，以及存储IP和ASIC小芯片设计服务，日月光则提供晶圆切割、封装和测试服务，另外还有 Cadence负责晶圆对晶圆设计流程，提取TSV特性和签核认证。

演进：CUBE 的超高带宽实现和 HBM 比较相似，主要是通过大量并行的 IO 口，以相对较低的频率达成。 大量 IO 连接也决定了 CUBE 需以 3D 堆叠的方式，藉由 TSV （硅过孔）与 SoC die 互联。 所以华邦与主 芯片厂之间的合作，也从过去的 KGD 1.0（Known Good Die）升级到了 KGD 2.0。  KGD 1.0：指芯片SIP合封，即DRAM和SOC芯片堆叠或并排封装，这种模式在业界已成熟多年，尤其在中 小容量DRAM产品（如1Gbit以下）的封装中，具有低成本和小占板面积的优势。  KGD 2.0：在KGD 2.0模式下，华邦销售测试好的wafer（晶圆）给客户，由客户选择封装厂进行封装。华 邦电子产品总监朱迪指出，未来商业模式中封装厂的角色将更重要。华邦将继续专注于提供DRAM wafer， 并可能提供更多服务，如测试等。

华邦电子CUBE：CUBE(b)技术中，SoC被翻转并连接到CUBE晶片上，1）SoC芯片置于顶部可提供更好 的功耗；2）SoC 芯片中没有TSV可以降低成本、复杂性和面积；3）CUBE可以包括硅电容器(Si-Cap)等 集成无源器件(IPD)，有助于为SoC提供稳定的电源，而无需无数的分立多层陶瓷电容器(MLCC)，附加值 是CUBE充当DRAM+硅电容+硅中介的角色存在——故称其为“element”。每个内核SRAM单元需要6 个晶体管，每个核心DRAM单元只需要1个晶体管。因此，使用相对便宜的20nm工艺，CUBE的密度是采 用相对昂贵的14nm工艺实现的SRAM芯片的5倍。

华邦的CUBE解决方案主要面向低功耗、高带宽，以及中低容量的内存需求，适合于边缘计算和生成式AI 等应用。 例如在AI-ISP架构中，如下图所示，灰色部分属于神经网络处理器（NPU），如果AI-ISP要实现大算力， 需要很大的带宽，或者是SPRAM。但是在AI-ISP上使用SPRAM的成本非常高，不太可行。如果使用 LPDDR4就需要4-8颗，无论是合封还是外置，成本同样相当高昂。此外，还有可能会用到传输速度为 4266Mhz的高速LPDDR4，而这样的产品需要依赖7nm或12nm的先进制程工艺生产。 华邦的CUBE解决方案可以允许客户使用成熟制程（例如28、22nm）的SoC，获得类似的高速带宽。华 邦的CUBE解决方案可以通过多个I/O（256或者512个）结合28nm SoC提供的500MHz的运行频率，以 此实现更高带宽，带宽最高可增至256GB/s。不仅如此，华邦在未来可能会和客户探讨64GB/s带宽的合 作，I/O数可以减少，裸片的尺寸也会进一步缩小。

随着CPU高速运算需求对制程的要求越来越高，可以看到16nm、7nm、5nm到3nm的CPU，SRAM占比 （如下图中红色部分所示）并不会同比例缩小，因此当需要实现AI运算或者进行高速运算的情况下，就需 要把L3的缓存SRAM容量加大，即便可以使用堆叠的方式达到几百MB，也会导致高昂的成本。

 华邦的方案是把L3缓存缩小，转而使用L4缓存的CUBE解决方案。L4缓存之所以被称作L4，首先是因为它 的延迟（Latency）会比L3的稍长。华邦电子次世代内存产品营销企划经理曾一峻表示，为了克服这个问 题，可以采用多BANK的方式（multibank per channel），来获得更好的存取效率。第二个方式是将重 写（rewrite）IO分开，这是一个比较类SRAM的方式，缩短运行时间，即以某些比较特殊的架构进行产 品修正，会针对客户的一些特殊需求和应用场景进行定制化调配，缩短L4缓存的延迟。同时，AI模型在某 些情况下还是需要外置一定容量的内存，例如在某些边缘计算的场景下会需要8-12GB的LPDDR4或者是 LPDDR5，因此也可以外挂高容量的工作内存（Working Memory）。  综上所述，CUBE可以允许使用成熟制程，以降低SoC成本、减小芯片功耗以及获得高带宽。