Chiplet方案优势及市场前景分析

架构优化+封装升级双管齐下，Chiplet 方案优势凸显。

Chiplet 是依托高级封装技术实现芯片性能提升、成本可控的高效架构设计模式。目前主流系统级 SoC 方案是在单芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在设计上延续 SoC 的异构集成概念，融合空间维度以合适的工艺节点将IP核切分为可模块化组装的小裸片（die），并通过先进封装技术（比如 3D 堆叠、扇形封装、微间距焊线技术等）实现系统级封装。

Chiplet 方案可以自由选择不同分区的工艺节点。主流SoC 单晶片系统中，不同功能和类型的电路单元只能采用同一种工艺节点，然而不同芯片的工艺需求不同，如逻辑芯片、模拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，模拟芯片如果采用高级制程可能会导致漏电、噪声等问题。Chiplet 模式下不同功能裸片，可自由选择性价比更高的制程方案，并通过先进封装来进行组装，相比传统 SoC 方案更具灵活性。

Chiplet 设计有利于提高良品率，解决晶体管微缩工艺接近极限和制造费用高企的问题。由于光掩模尺寸限制，传统复杂 SoC 已接近硅单芯片的物理极限，同时先进制程由缺陷密度带来的良率损失会增加，从而导致 SoC 芯片流片费用居高不下。根据WikiChip测算，缺陷密度一定时，小面积裸片良品率相对提升明显，证明 Chiplet 方案将大裸片“切”成小裸片是提升单个晶圆良率的有效途径。AMD 于 ISSCC 2020 重点展示的Gen2 EPYC处理器采用 Chiplet 方案，使用 14nm 成熟制程的 I/O 模块节省固定成本，且相比SoC单芯片方案，内核数越大，芯片复杂程度越高，Chiplet 方案成本优势越明显。

相比传统 SoC 芯片，Chiplet 方案进一步化繁就简，强化IP 可复用性，有助于降低设计成本和产品开发周期。本质来说，Chiplet 是一种硅片级别的IP 复用，IP 核小芯片化后等同于经过设计和制程优化后生产出的硬件化产品，避免 SoC 方案形成系统级芯片后的软硬件协同验证、后端设计、流片制造、封装测试等必要流程，有效减少设计、验证和生产环节的开发风险和成本。同时 Chiplet 模式下可对芯片的不同单元进行选择性迭代，迭代部分裸芯片后便可制作出下一代产品，大幅缩短产品上市周期。Chiplet 方案在架构设计和封装技术环节上均已具备成熟的技术支撑，是在摩尔定律趋缓背景下的半导体工艺发展方向之一。1）AMD、Intel 相继推出基于Chiplet 方案的第四代高性能服务器 CPU，代表主流厂商在大型系统级芯片的多层布局布线、裸片互联结构等复杂设计问题上实现突破。2）多芯片封装解决方案发展始于1980s，近年SIP、EMIB、3D-IC、异质集成等多芯片封装技术的相继突破，为 Chiplet 方案从技术构想走入现实奠定基础。

Chiplet 方案在架构设计上弹性高，有望成为 HPC 和IoT 领域的优先解决方案。1）大数据、人工智能和物联网加持下，高性能计算、机器学习、自动驾驶等新兴应用加速高算力异构集成芯片需求增长。Chiplet 系统作为超级异构系统，先进的集成技术在3D空间的扩展可以极大提高芯片规模，如新世代服务器 CPU 采用的高内核数架构，极大提升处理器极限性能。据 Omdia 预计，2024 年计算领域将成为 Chiplet 的主要应用市场，收入占比达到92%。2）Chiplet 可提供一种 IoT 芯片的组装化思路，在架构设计中更合理权衡功能和工艺，定制化组合产品有望解决 IoT 行业终端应用场景和技术需求碎片化的痛点。全球 Chiplet 市场增长势头强劲。根据 Omdia 测算，全球基于Chiplet 方案的半导体器件市场规模将从 2018 年 6.45 亿美元攀升至 2024 年 58 亿美元，CAGR 为44.20%。长期看，随着各垂直领域智能化趋势持续渗透，图形处理、安全引擎、人工智能（AI）整合、低功耗物联网控制器等各种异构应用处理器需求提升，2035 年全球市场规模将进一步成长至570亿美元，2018-2035 年 CAGR 为 30.16%。