最佳答案
由匿名用户编辑于2023/01/04 15:27
我知道PCIe 设计规范包含以下三层架构。
事务层接收来自 PCIe 设备核心层的数据，将其封装为 TLP(Transaction Layer Packet) 后，发向数据链路层，并且事务层还可以从数据链路层中接收数据报文，然后转发至 PCIe 设备的核心层。
数据链路层定义了多种 DLLP(Data Link Layer Packet)，使用 ACK/NAK 协议从而保证 来自发送端事务层的报文能够可靠、完整地发送到接收端的数据链路层。
物理层是 PCIe 总线的最底层，将 PCIe 设备连接在一起，物理层处理 TLPs、DLLPs、 Ordered-Set 三种类型的包传输，并管理链路状态，进行链路训练、链路恢复和电源管 理。
参考报告REPORT
电子元器件行业专题：PCIe总线标准升级，服务器PCB迎景气周期.pdf
电子元器件行业专题：PCIe总线标准升级，服务器PCB迎景气周期。PCIe作为服务器主流总线标准正逐步升级，CPU主流厂商加速推出新品：PCIe是Intel主导的高速串行计算机扩展总线标准，是当前服务器主流的总线解决方案。PCIe标准迭代周期约为3年/代，PCIe3.0是目前消费市场的主流选择，4.0于2017年正式推出，自2021年下半年开始在数据中心逐步应用，并逐渐从企业级市场下沉到消费市场。目前Intel/AMD等主流CPU厂商正快速推出PCIe5.0产品，首先在高性能企业级服务器市场应用。PCIe6.0标准V1.0版本于2022年1月份正式发布，传输带宽和效率相较上一代产品又提高一倍，...
快速提问
海量报告支持，行业专家解读
海量文库支持，行业专家解答
- 相关问题
- 最新问题
用户解答榜
-
1
沃巴查芒
68次解答 -
2
小倩
61次解答 -
3
StartYourFinance
57次解答 -
4
999感冒灵
55次解答 -
5
方琳
1次解答
